本文講述了turbo均衡的原理以及采用的算法重點講述了MMSE算法，并且分析了新的TE的進展，及結果。
上傳時間： 2017-02-07
上傳用戶：cmc_68289287
turbo均衡的一種算法修改的MMSE算法對深刻理解TE很與幫助。
上傳時間： 2014-01-16
上傳用戶：wcl168881111111
自己編寫的MATLAB自適應均衡,采用基本的RLS算法 可直接運行.
上傳時間： 2017-03-27
上傳用戶：趙云興
均衡技術研究\MIMO-OFDM,多徑信道中信號衰落算法的matlab實現
上傳時間： 2017-05-10
上傳用戶：skfreeman
GSM信道均衡的SOVA算法，用在飛思卡爾的MSC8126的維特比協處理器上。
上傳時間： 2017-07-08
上傳用戶：lnnn30
給出了的整數線性規劃模型、分類, 提出了均衡各旅行商訪問路程和均衡各旅行商訪問人數的多目標 問題針對均衡各旅行商訪問路程的設計了相應的求解算法, 求解算法為遺傳算法和一的混合算法給出了相應 的示例和實驗結果, 并對實驗結果的有效性進行了研究
上傳時間： 2017-07-28
上傳用戶：王者A
matlab標準遺傳算法 優化函數為f=-(x-1)^2+4，其中，0<=x<=3
上傳時間： 2014-01-20
上傳用戶：evil
5G系統中F-OFDM算法設計5G 系統中 F-OFDM 算法設計 摘 要： 將 F ( filter ) - OFDM 的框架應用在傳統的 LTE 系統上 。 利用該新的波形技術 ， LTE 系統可以支持更加靈活的 參數配置， 滿足未來 5G 豐富的業務需求。 通過發射機子帶濾波器的設計， 相鄰子帶間的帶外泄漏 (OOB ) 可以被大幅度抑 制。 接收機采用匹配濾波機制實現各個子帶的解耦。 最后通過實驗仿真， 比較 OFDM 系統和 F- OFDM 系統的誤塊率 (BLER ) 性能， 可以看到當存在鄰帶干擾時， 后者通過子帶濾波器對干擾的抑制， 系統性能明顯優于前者。 關鍵詞： F- OFDM ； 帶外泄漏 (OOB ) ；
標簽： 5G
上傳時間： 2022-02-25
上傳用戶：
人臉自動識別技術是模式識別、圖像處理等學科的一個最熱門研究課題之一。隨著社會的發展,各方面對快速有效的自動身份驗證的要求日益迫切，而人臉識別技術作為各種生物識別技術中最重要的方法之一，已經越來越多的受到重視。對于具有實時，快捷，低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細分析了智能人臉識別算法原理，發展概況和前景，包括人臉檢測算法，人眼定位算法，預處理算法，PCA和ICA 算法，詳細分析了項目情況，系統劃分，軟硬件平臺的資源和使用。并在ISE軟件平臺上，用硬件描述語言(verilog HDL)對算法部分嚴格按照FPGA代碼風格進行了RTL 硬件建模，并對C++算法進行了優化處理，通過仿真與軟件算法結果進行比對，評估誤差，最后在VirtexII Pro FPGA 上進行了綜合實現。 主要研究內容如下： 首先，對硬件平臺xilinx的VirtexII Pro FPGA 上的系統資源進行了描述和研究，對存儲器sdram,RS-232 串口，JTAG 進行了研究和調試，對Coreconnect的OPB總線仲裁機理進行了兩種算法的比較，RTL 設計，仿真和綜合。利用ISE和VC++軟件平臺，對verilog和C++算法進行同步比較測試，使每步算法對應正確的結果。對軟硬件平臺的合理使用使得在項目中能盡可能多的充分利用硬件資源，制板時正確選型，以及加快設計和調試進度。其次，對人臉識別算法流程中的人臉檢測，人眼定位，預處理，識別算法分別進行了比較研究，選取其中各自性能最好的一種算法對其原理進行了分析討論。人臉檢測采用adaboost 算法，因其速度和精度的綜合性能表現優異。人眼定位采用小塊合并算法，因為它具有快速，準確，弱時實的特點。預處理算法采用直方圖均衡加平滑的算法，簡單，高效。 識別算法采用PCA 加ICA 算法，它能最大的弱化姿態和光照對人臉識別的影響。 最后，使用Verilog HDL 硬件描述語言進行算法的RTL 建模，在C++算法的基礎上，保證原來效果的前提下，根據FPGA 硬件特點對算法進行了優化。視頻輸入輸出是人臉識別的前提，它提供FPGA 上算法需要處理的數據，預處理算法在C++算法的基礎上進行了優化，最大的減少了運算量，提高了運算速度，16 位計算器模塊使得在算法實現時可以根據系統要求，在FPGA的ip 核和自己設計的模塊之間選擇性能更好的一個來調用，FIFO的設計提供同步和異步時鐘域的數據緩存。設計在ISE和VC++軟件平臺同時進行，隨時對verilog和C++數據進行監測和比對。全部設計模塊通過仿真，達到預定的性能要求，并在FPGA 上綜合實現。
上傳時間： 2013-07-13
上傳用戶：李夢晗
2000年10月2日，美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內，在信息安全中扮演重要角色。因此，對AES算法實現的研究就成為了國內外的熱點，會在信息安全領域得到廣泛的應用。用FPGA實現AES算法具有快速、靈活、開發周期短等優點。 本論文就是針對AES加、解密算法在同一片FPGA中的優化實現問題，在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上，對AES算法的加、解密系統的FPGA優化設計進行了研究。主要內容為： 1．確定了實現方案以及關鍵技術，在比較了常用的結構后，采用了適合高速并行實現AES加、解密算法的結構——內外混合的流水線結構，并給出了總體的設計框圖。由于流水線結構不適用于反饋模式，為了達到較高的運算速度，該系統使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設計分別予以詳細分析，結合算法本身和FPGA的特點，采用查表法優化處理了字節代換運算，列混合運算和密鑰擴展運算。同時，考慮到應用環境的不同，本設計支持數據分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片FPGA中實現的這個系統的優化設計； 3．利用QLJARTUSII開發工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結果，給出了各個模塊和整個設計的仿真測試結果； 4．和其他類似的設計做了橫向對比，得出結論：本設計在保證了速度的基礎上實現了資源和速度的均衡，在性能上具有較大的優勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
