隨著現(xiàn)代計算機(jī)技術(shù)和互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)成為了當(dāng)前信息行業(yè)最熱門的焦點之一。ARM以其高性能低功耗的特點成為目前主流的32位嵌入式處理器而在數(shù)碼產(chǎn)品中廣泛使用，隨著數(shù)碼相機(jī)的普及，數(shù)碼相框產(chǎn)品得到推廣，數(shù)碼相框通過一個液晶的屏幕顯示數(shù)碼照片而非紙質(zhì)照片，數(shù)碼相框比普通相框更靈活多變，也給現(xiàn)在日益使用的數(shù)碼相片一個新的展示空間。在嵌入式操作系統(tǒng)方面，uC/OS—Ⅱ憑借其小內(nèi)核、多任務(wù)、豐富的系統(tǒng)服務(wù)、容易使用以及源碼公開等特點被嵌入式系統(tǒng)開發(fā)者廣泛用在各種嵌入式設(shè)備開發(fā)中。uC/FS嵌入式文件系統(tǒng)由于穩(wěn)定性，可移植性以及與uC/OS—Ⅱ內(nèi)核的相兼容被廣泛用在基于uC/OS—Ⅱ的嵌入式系統(tǒng)開發(fā)中。NAND Flash存儲器由于其大容量數(shù)據(jù)存儲、高速存取速度、易于擦除和重寫、功耗小等特點被廣泛應(yīng)用于便攜式電子設(shè)備的數(shù)據(jù)存儲、嵌入式系統(tǒng)的程序存儲載體中。 本論文的硬件工作平臺是艾科公司研發(fā)的數(shù)碼相框芯片方案ARK1600，該平臺集成了嵌入式系統(tǒng)設(shè)計所需的相關(guān)硬件模塊。本論文的主要設(shè)計目標(biāo)是在該平臺上實現(xiàn)NAND Flash存儲設(shè)備驅(qū)動的系統(tǒng)級方案，即在ARK1600平臺上通過構(gòu)建uC/OS—Ⅱ操作系統(tǒng)以及uC/FS文件系統(tǒng)來實現(xiàn)NAND Flash設(shè)備驅(qū)動掛接。本論文是在Windows環(huán)境下通過ARM ADS實現(xiàn)代碼的編譯，通過Multi—ICE進(jìn)行前期調(diào)試以及USB—Debug進(jìn)行后期的系統(tǒng)整合調(diào)試。 本論文的主要研究工作具體涉及以下三個的方面：首先研究了ARM相關(guān)構(gòu)架以及uC/OS—Ⅱ操作系統(tǒng)的特點，并在此基礎(chǔ)上移植uC/OS—Ⅱ操作系統(tǒng)到ARK1600平臺，分析ARK1600硬件體系結(jié)構(gòu)的基礎(chǔ)上詳細(xì)分析了BootLoader的相關(guān)概念，并重點闡述了NAND BootLoader程序設(shè)計與實現(xiàn)過程；其次在文件系統(tǒng)方面，本論文成功移植uC/FS嵌入式文件系統(tǒng)到ARK1600平臺，在移植的過程中采用了動態(tài)文件緩沖區(qū)算法提高了該文件系統(tǒng)的數(shù)據(jù)傳輸效率；最后重點討論了NAND Flash驅(qū)動在ARK1600的實現(xiàn)，主要分析了NAND Flash的數(shù)據(jù)存儲結(jié)構(gòu)，并從物理層，邏輯層和文件系統(tǒng)接口層三個方面具體分析了NAND Flash驅(qū)動程序的實現(xiàn)，并在NAND Flash邏輯層驅(qū)動實現(xiàn)時通過采用壞塊處理表算法實現(xiàn)了NAND的磨損均衡問題。
上傳時間： 2013-07-31
上傳用戶：xcy122677
遙感圖像是深空探測和近地觀測所得數(shù)據(jù)的重要載體，在軍事和社會經(jīng)濟(jì)生活領(lǐng)域發(fā)揮著重要作用。由于遙感圖像數(shù)據(jù)量巨大，它的存儲和傳輸已成為遙感信息應(yīng)用中的關(guān)鍵問題。圖像壓縮編碼技術(shù)能降低圖像冗余度，從而減小圖像的存儲容量和傳輸帶寬，它的研究對于遙感圖像應(yīng)用具有重要的現(xiàn)實意義。CCSDS圖像壓縮算法是空間數(shù)據(jù)系統(tǒng)咨詢委員會(CCSDS)提出的圖像數(shù)據(jù)壓縮算法。該算法復(fù)雜度較低，并行性好，適合于硬件實現(xiàn)，能實現(xiàn)對空間數(shù)據(jù)的實時處理，從而廣泛應(yīng)用于深空探測和近地觀測。對于直接關(guān)系到軍事戰(zhàn)略、經(jīng)濟(jì)建設(shè)等方面的遙感圖像的傳輸，必須對它進(jìn)行加密處理。AES加密算法是由美國國家標(biāo)準(zhǔn)和技術(shù)研究所(NIST)于2000年發(fā)布的數(shù)據(jù)加密標(biāo)準(zhǔn)，它不但能抵抗各種攻擊，保證加密數(shù)據(jù)的安全性，而且易于軟件和硬件實現(xiàn)。本論文對CCSDS圖像壓縮算法和AES加密算法進(jìn)行了研究，完成的主要工作包括： (1)研究了CCSDS圖像壓縮算法的原理和結(jié)構(gòu)，用C語言實現(xiàn)了算法的編解碼器，并與SPIHT算法和JPEG2000算法的性能進(jìn)行了比較。 (2)研究了AES加密算法的原理和結(jié)構(gòu)，用C語言實現(xiàn)了算法的加解密器。 (3)介紹了實現(xiàn)CCSDS圖像壓縮算法和AES加密算法的FPGA設(shè)計所選擇的軟件開發(fā)工具、開發(fā)語言和硬件開發(fā)平臺。 (4)給出了CCSDS編碼器的FPGA實現(xiàn)方法和實現(xiàn)性能。 (5)給出了AES加密器的FPGA實現(xiàn)方法和實現(xiàn)性能。 本文設(shè)計的CCSDS圖像壓縮和AES加密FPGA系統(tǒng)運用了流水線設(shè)計、高速內(nèi)存設(shè)計、模塊并行化設(shè)計和模塊串行化設(shè)計等技術(shù)，在系統(tǒng)速度和資源面積上取得了較好的平衡，達(dá)到了預(yù)期的設(shè)計目的。
上傳時間： 2013-07-15
上傳用戶：dylutao
本文以星載圖像數(shù)據(jù)的壓縮與加密為背景，對CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法做了深入研究。文章的主要工作包括： (1)實現(xiàn)了CCSDS圖像壓縮算法的C程序，并且與SPIHT算法和JPEG2000算法在星載圖像壓縮領(lǐng)域做了簡單的對比； (2)對原始CCSDS圖像壓縮算法進(jìn)行了改進(jìn)。實驗結(jié)果表明，改進(jìn)后的算法在提升算法性能的同時，降低了算法的復(fù)雜度； (3)研究了AES數(shù)據(jù)加密標(biāo)準(zhǔn)，并實現(xiàn)了該算法的C程序； (4)用VerilogHDL語言實現(xiàn)了CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法的編碼器； (5)在FPGA硬件平臺上，驗證了這兩種算法編碼器的正確性和有效性。
上傳時間： 2013-04-24
上傳用戶：pwcsoft
變頻技術(shù)作為現(xiàn)代電力電子的核心技術(shù)，集現(xiàn)代電子、信息和智能技術(shù)于一體。而SPWM(正弦波脈寬調(diào)制)波的產(chǎn)生和控制則是變頻技術(shù)的核心之一。本文對SPWM 波形生成的三種算法--對稱規(guī)則采樣法、不對稱規(guī)則
上傳時間： 2013-04-24
上傳用戶：793212294
隨著人們對于數(shù)字視頻和數(shù)字圖像的需求越來越大，數(shù)字電視廣播和手機(jī)電視迅速發(fā)展起來，但是人們對于數(shù)字圖像質(zhì)量的要求也越來越高。對于觀眾來講，畫面的質(zhì)量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產(chǎn)生誤碼，導(dǎo)致圖像質(zhì)量的下降，甚至無法正常收看。因此，為了保障圖像質(zhì)量就需要采用糾錯編碼(又稱信道編碼)的方式來實現(xiàn)通信。在數(shù)字視頻廣播系統(tǒng)(DVB)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敹疾捎昧诵诺谰幋a。 本文首先深入研究DVB標(biāo)準(zhǔn)中的信道編碼部分的關(guān)鍵技術(shù)；然后依照DVB-T標(biāo)準(zhǔn)技術(shù)要求，設(shè)計并硬件實現(xiàn)了數(shù)字視頻傳輸?shù)男诺谰幗獯a系統(tǒng)。在該系統(tǒng)中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應(yīng)用讓系統(tǒng)具有很強(qiáng)的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數(shù)據(jù)通信設(shè)備可以直接與數(shù)字通信設(shè)備連接，這使得應(yīng)用時對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎(chǔ)上，本文給出了解碼部分的設(shè)計方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實現(xiàn)。在RS解碼過程中引入了流水線機(jī)制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區(qū)循環(huán)法，利用對RAM讀寫地址的控制實現(xiàn)解卷積交織，這種方法控制電路簡單，實現(xiàn)速度比較快，代價小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準(zhǔn)確度的基礎(chǔ)上大大提高了解碼效率。
上傳時間： 2013-07-16
上傳用戶：372825274
在利益的驅(qū)使下，超限運輸在世界各地已成為了普遍現(xiàn)象。這給國家?guī)砹酥T多經(jīng)濟(jì)和社會問題。實踐證明動態(tài)稱重系統(tǒng)（WIM）能有效地抑制超限運輸，但同時也存在部分問題，這些問題的解決有賴于國家相關(guān)法規(guī)的出臺，也有賴于關(guān)鍵測量設(shè)備（WIM系統(tǒng)）性能的提高。 由于應(yīng)變式稱重傳感器容易受到各種環(huán)境干擾，對環(huán)境適應(yīng)性差，課題采用光纖Bragg光柵傳感器(FBG)作為稱重傳感器，它具有很強(qiáng)的抗干擾性，利于提高系統(tǒng)測量精度。使用光纖傳感器的關(guān)鍵是波長解調(diào)技術(shù)，本文在比較了幾種常見解調(diào)技術(shù)的前提下，結(jié)合課題的實際情況選用了基于F-P腔可調(diào)諧濾波解調(diào)方法，文章在分析該解調(diào)方法原理的基礎(chǔ)上，設(shè)計了解調(diào)器中的各個硬件電路模塊；此外，為了提高數(shù)據(jù)采集、傳輸?shù)男剩恼逻€對數(shù)據(jù)緩沖電路進(jìn)行了設(shè)計，在電路中引入了換體存儲及DMA傳輸技術(shù)。 鑒于動態(tài)稱重信號為短歷程信號并且包含各種各樣的噪聲，稱重算法的研究也是本課題要解決的重要內(nèi)容。本文在分析了稱臺振動及已有先驗知識的基礎(chǔ)上，將小波分析、LM非線性擬合算法及殘差分析相結(jié)合應(yīng)用在動態(tài)稱重系統(tǒng)中，為了驗證算法的有效性，利用MATLAB對實測數(shù)據(jù)進(jìn)行了仿真分析，結(jié)果表明該算法能夠提高測量精度。 提高動態(tài)稱重系統(tǒng)性能指標(biāo)的另一方面是提高系統(tǒng)運行的軟硬件平臺。課題采用的核心硬件為Xscale ARM平臺，處理器時鐘可高達(dá)400MHz；軟件上采用了多用戶、多任務(wù)的Linux操作系統(tǒng)平臺。文章對操作系統(tǒng)linux2.6進(jìn)行了合適的配置，成功地將它移植到了課題的ARM平臺上，并且在此操作系統(tǒng)上設(shè)計了基于MiniGUI的人機(jī)交互界面及波長解調(diào)和數(shù)據(jù)緩沖電路的驅(qū)動程序。
標(biāo)簽： ARM 光纖傳感技術(shù) 動態(tài)稱重 系統(tǒng)研究
上傳時間： 2013-07-26
上傳用戶：neibuzhuzu
高精度電網(wǎng)功率因數(shù)測量加權(quán)插值FFT優(yōu)化算法
標(biāo)簽： FFT 高精度 電網(wǎng) 功率因數(shù)
上傳時間： 2013-05-22
上傳用戶：88mao
在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯編碼技術(shù)一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經(jīng)過十幾年的研究和發(fā)展，目前，Turbo碼已經(jīng)走向了實用化的道路，如何用硬件實現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現(xiàn)Turbo碼譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對三種譯碼算法進(jìn)行了詳細(xì)的理論推導(dǎo)和計算復(fù)雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進(jìn)行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎(chǔ)之上，選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)。主要針對FPGA實現(xiàn)的數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運算單元的FPGA設(shè)計和基于3GPP標(biāo)準(zhǔn)的Turbo碼譯碼器的內(nèi)交織的FPGA設(shè)計進(jìn)行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)，并利用ModelSim和MATLAB分別對譯碼器進(jìn)行了功能時序驗證和FPGA定點仿真測試。
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
隨著全球經(jīng)濟(jì)不斷增長和信息技術(shù)持續(xù)發(fā)展，越來越多用戶提出了對數(shù)據(jù)、語音和視訊等寬帶接入業(yè)務(wù)的需求。傳統(tǒng)的接入網(wǎng)技術(shù)己成為新一代寬帶通信網(wǎng)絡(luò)建設(shè)的瓶頸，通信網(wǎng)絡(luò)的寬帶化成為一個必然的趨勢。在眾多新興的接入技術(shù)中，寬帶無線接入技術(shù)以其特有的優(yōu)勢成為近年來通信技術(shù)市場的最大亮點。基于IEEE802．16e的WiMAX技術(shù)作為一種面向無線城域網(wǎng)(WMAN)的寬帶接入方案，正以其優(yōu)異的性能和廣闊的市場前景而倍受關(guān)注。 本文是基于WiMAX技術(shù)的網(wǎng)絡(luò)終端的設(shè)計，根據(jù)IEEE802.16e協(xié)議，物理層需要對收發(fā)信息進(jìn)行編解碼、調(diào)制解調(diào)等的處理，其中包含很多運算密集的算法；這些處理有些適合硬件邏輯實現(xiàn)，有些適合數(shù)字信號處理器實現(xiàn)，所以設(shè)計采用了FPGAs+DSPs的實現(xiàn)方式。考慮對接收和發(fā)送數(shù)據(jù)的不同處理，在詳細(xì)分析上行和下行鏈路的工作過程的基礎(chǔ)上，對模塊的進(jìn)行了詳細(xì)劃分，并對系統(tǒng)的FPGA部分進(jìn)行了詳細(xì)設(shè)計。 設(shè)計中本文充分考慮了FPGA和DSP之間處理的優(yōu)缺點，并注意避免器件之間通信的復(fù)雜化，在滿足器件之間數(shù)據(jù)流量的同時，盡量使數(shù)據(jù)流向簡單化，避免了延時增加和接口帶寬調(diào)度的復(fù)雜化。最終整個設(shè)計完成完整的802.16e網(wǎng)絡(luò)終端的物理層基帶處理功能。
標(biāo)簽： WiMAX FPGA 網(wǎng)絡(luò)終端 基帶
上傳時間： 2013-06-01
上傳用戶：123456wh
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實現(xiàn)靈活性極大，其規(guī)定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測時，為了得到一個宏塊的預(yù)測模式，需要進(jìn)行592次率失真代價計算。因此為了降低幀內(nèi)預(yù)測模式選擇的計算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內(nèi)編碼時間平均節(jié)約60﹪以上，對編碼的實時性有較大幫助。 為了實現(xiàn)實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現(xiàn)。首先研究了H.264編碼器硬件實現(xiàn)架構(gòu)，并對影響編碼速度，且具有硬件實現(xiàn)優(yōu)越性的幾個重要部分進(jìn)行了算法研究和FPGA.實現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進(jìn)行了綜合和時序仿真，并將驗證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測試，驗證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預(yù)測模式選擇算法的改進(jìn)，算法實現(xiàn)簡單，對軟件編碼的實時性有很大幫助。本文對在單片F(xiàn)PGA上實現(xiàn)H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設(shè)計有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測 算法優(yōu)化
上傳時間： 2013-05-25
上傳用戶：refent
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
