午夜老司机精品,91成人网在线观看,成a人片亚洲日本久久

貼片三極管

基于FPGA的路徑識別圖像傳感器的設(shè)計

基于彩色路徑識別的視覺導(dǎo)航方法是當(dāng)前自動導(dǎo)航小車領(lǐng)域的研究熱點和方向。視覺導(dǎo)航是指根據(jù)地面路徑和被控對象之間的位置偏差控制其運行的方向，因此，地面彩色路徑圖像的攝取及其識別處理就成為視覺導(dǎo)航系統(tǒng)中的基礎(chǔ)和關(guān)鍵。在當(dāng)前的視覺導(dǎo)航系統(tǒng)設(shè)計中，圖像處理的硬件平臺都是基于通用微處理器，嵌入式微處理器或者DSP進行設(shè)計的。這些處理器一個共同的特點就是數(shù)據(jù)串行處理，而圖像處理過程涉及大量的并行處理操作，因此傳統(tǒng)的串行處理方式滿足不了圖像處理的實時性要求。鑒于微處理器這方面的不足，作者提出一種使用FPGA實現(xiàn)圖像識別的并行處理方案，并據(jù)此設(shè)計一個智能圖像傳感器。該傳感器采用先進的FPGA技術(shù)，將圖像采集及其顯示，路徑的識別處理以及通信控制等模塊集成在一個芯片上，形成一個片上系統(tǒng)(SOC)。其主要功能是對所采集的彩色路徑圖像進行識別處理，獲得彩色路徑的坐標(biāo)及其方向角，并將處理結(jié)果發(fā)送給上位機，為自動導(dǎo)航提供控制依據(jù)。本文將彩色路徑的識別處理過程劃分為三個階段，第一階段為顏色聚類識別，以獲得二值路徑圖像，第二階段為數(shù)學(xué)形態(tài)學(xué)運算，用于對第一階段中獲得的二值圖像進行去斑處理，第三階段為路徑中心線的定位及其方向角的測量。圖像傳感器與上位機的通信采用異步串行方式，由于上位機需要控制該傳感器執(zhí)行多種任務(wù)，作者定義一種基于異步串行通信的應(yīng)用層協(xié)議，用于上位機對傳感器的控制。在圖像的顯示中，為了彌補圖像采集的速率和VGA顯示速率的不匹配，作者提出一種基于單端口存儲器的圖像幀緩沖機制，通過VGA接口將采集的圖像實時地顯示出來。根據(jù)上述思想，作者完成了系統(tǒng)的硬件電路設(shè)計，并對整個系統(tǒng)進行了現(xiàn)場調(diào)試。調(diào)試結(jié)果表明，傳感器系統(tǒng)的各個模塊都能正常工作，F(xiàn)PGA中的數(shù)字邏輯電路能夠?qū)崟r地將路徑從圖像中準(zhǔn)確地識別出來，.充分體現(xiàn)了FPGA對路徑圖像的高速處理優(yōu)勢，達到了設(shè)計預(yù)期目標(biāo)，在一定程度上豐富了路徑圖像識別處理的技術(shù)和方法。

標(biāo)簽： FPGA 路徑識別圖像傳感器

上傳時間： 2013-04-24

上傳用戶：ghostparker
基于FPGA的全數(shù)字激光測距信號處理

激光測距是一種非接觸式的測量技術(shù)，已被廣泛使用于遙感、精密測量、工程建設(shè)、安全監(jiān)測以及智能控制等領(lǐng)域。早期的激光測距系統(tǒng)在激光接收機中通過分立的單元電路處理激光發(fā)、收信號以測量光脈沖往返時間，使得開發(fā)成本高、電路復(fù)雜，調(diào)試?yán)щy，精度以及可靠性相對較差，體積和重量也較大，且沒有與其他儀器相匹配的標(biāo)準(zhǔn)接口，上述缺陷阻礙了激光測距系統(tǒng)的普及應(yīng)用。本文針對激光測距信號處理系統(tǒng)設(shè)計了一套全數(shù)字集成方案，除激光發(fā)射、接收電路以外，將信號發(fā)生、信號采集、綜合控制、數(shù)據(jù)處理和數(shù)據(jù)傳輸五個部分集成為一塊專用集成電路。這樣就不再需要DA轉(zhuǎn)換和AD轉(zhuǎn)換電路和濾波處理等模塊，可以直接對信號進行數(shù)字信號處理。與分立的單元電路構(gòu)成的激光測距信號處琿相比，可以大大降低激光測距系統(tǒng)的成本，縮短激光測距的研制周期。并且由于專用集成電路帶有標(biāo)準(zhǔn)的RS232接口，可以直接與通信模塊連接，構(gòu)成激光遙測實時監(jiān)控系統(tǒng)，通過LED實時顯示測距結(jié)果。這樣使得激光測距系統(tǒng)只需由激光器LD、接收PD和一片集成電路組成即可，提出了橋梁的位移監(jiān)測技術(shù)方法，并設(shè)計出一種針對橋梁的位移監(jiān)測的具有既便攜、有效又經(jīng)濟實用的監(jiān)測樣機。本文基于xil inx公司提供的開發(fā)環(huán)境(ise8.2)、和Virtex2P系列XC2VP30的開發(fā)版來設(shè)計的，提出一種基于方波的利用DCM(數(shù)字時鐘管理器)檢相的相位式測距方法；采用三把側(cè)尺頻率分別是30MHz、3MHz、lOkHz，對應(yīng)的測尺長度分別為5米、50米和15000米，對應(yīng)的精度分別為±0.02米、±0.5米和±5米。設(shè)計了一套激光測距全數(shù)字信號處理系統(tǒng)。為了證明本系統(tǒng)的準(zhǔn)確性，另外設(shè)計了一套利用延時的方法來模擬激光光路，經(jīng)過測試，證明利用DCM檢相的相位式測距方法對于橋梁的位移監(jiān)測是可行的，測量精度和測量結(jié)果也滿足設(shè)計方案要求。

標(biāo)簽： FPGA 全數(shù)字信號處理激光測距

上傳時間： 2013-06-12

上傳用戶：fanboynet
線性調(diào)頻信號的脈沖壓縮系統(tǒng)

本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設(shè)計和FPGA實現(xiàn)，包括系統(tǒng)架構(gòu)設(shè)計、方案論證及仿真、算法實現(xiàn)、結(jié)果的測試等。緒論部分首先闡明了本課題研究的背景和意義，概述了雷達數(shù)字脈沖壓縮系統(tǒng)的主要研究內(nèi)容，關(guān)鍵技術(shù)及其發(fā)展趨勢，然后介紹了數(shù)字脈沖壓縮系統(tǒng)設(shè)計與實現(xiàn)的要求，最后給出了本文的主要研究內(nèi)容。第二章敘述了線性調(diào)頻信號脈沖壓縮的基本原理，對系統(tǒng)設(shè)計的實現(xiàn)方法進行了實時性方面的論證，并基于MATLAB做了仿真分析。第三章從數(shù)字系統(tǒng)結(jié)構(gòu)化設(shè)計方面將本系統(tǒng)劃分為三個部分：輸入部分、脈壓計算部分、輸出部分，并在流程圖中對各部分所要實現(xiàn)的功能做了介紹。第四章首先總結(jié)了數(shù)字脈沖壓縮的實現(xiàn)途徑；提出了基于自定制浮點數(shù)據(jù)格式和分時復(fù)用蝶型結(jié)構(gòu)的數(shù)字脈沖壓縮系統(tǒng)設(shè)計思想，對其關(guān)鍵技術(shù)進行了深入的研究。第五章對輸入輸出模塊的功能做了詳細的描述，設(shè)計了具體的結(jié)構(gòu)和電路。第六章針對系統(tǒng)的測試驗證，提出面向SOC的模塊驗證和系統(tǒng)軟硬協(xié)同驗證的驗證策略。通過Link for Modelsim工具，實現(xiàn)MATAB與Modelsim之間對VHDL代碼的聯(lián)合仿真測試，通過在線邏輯分析工具ChipScope，完成系統(tǒng)的片上測試，并分析系統(tǒng)的性能，證明系統(tǒng)的可實用性。滿足設(shè)計的要求。本文研制的數(shù)字脈沖壓縮處理器具有動態(tài)范圍大、處理精度高、處理能力強、體積小、重量輕、實時性好的優(yōu)點，為設(shè)計高性能的現(xiàn)代雷達信號處理系統(tǒng)提供了可靠的保證。

標(biāo)簽： 線性調(diào)頻信號脈沖壓縮

上傳時間： 2013-07-01

上傳用戶：lingduhanya
一款基于SRAM的FPGA器件設(shè)計

FPGA是一種可通過用戶編程來實現(xiàn)各種數(shù)字電路的集成電路器件。用FPGA設(shè)計數(shù)字系統(tǒng)有設(shè)計靈活、低成本，低風(fēng)險、面市時間短等好處。本課題在結(jié)合國際上FPGA器件方面的各種研究成果基礎(chǔ)上，對FPGA器件結(jié)構(gòu)進行了深入的探討，重點對FPGA的互連結(jié)構(gòu)進行了分析與優(yōu)化。FPGA器件速度和面積上相對于ASIC電路的不足很大程度上是由可編程布線結(jié)構(gòu)造成的，F(xiàn)PGA一般用大量的可編程傳輸管開關(guān)和通用互連線段實現(xiàn)門器件的連接，而全定制電路中僅用簡單的金屬線實現(xiàn)，傳輸管開關(guān)帶來很大的電阻和電容參數(shù)，因而速度要慢于后者。這也說明，通過優(yōu)化可編程連接方式和布線結(jié)構(gòu)，可大大改善電路的性能。本文研究了基于SRAM編程技術(shù)的FPGA器件中邏輯模塊、互連資源等對FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構(gòu)架后，首先對開關(guān)矩陣進行了研究，結(jié)合Wilton開關(guān)矩陣和Disioint開關(guān)矩陣的特點，得到一個連接更加靈活的開關(guān)矩陣，提高了FPGA器件的可布線性，接著本課題中又對通用互連線長度、通用互連線間的連接方式和布線通道的寬度等進行了探討，并針對本課題中的FPGA器件，得出了一套適合于中小規(guī)模邏輯器件的通用互連資源結(jié)構(gòu)，仿真顯示新的互連方案有較好的速度和面積性能，在互連資源的面積和性能上達到一個很好的折中。接下來課題中對FPGA電路的可編程邏輯資源進行了研究，得到了一種邏輯規(guī)模適中的粗粒度邏輯塊簇，該邏輯塊簇采用類似Xilinx 公司的FPGA產(chǎn)品的LUT加觸發(fā)器結(jié)構(gòu)，使邏輯塊簇內(nèi)部基本邏輯單元的聯(lián)系更加緊密，提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數(shù)目的確定和分布式SRAM結(jié)構(gòu)中編程電路結(jié)構(gòu)的設(shè)計，并簡單介紹了SRAM單元的晶體管級設(shè)計原理。最后，在對FPGA構(gòu)架研究基礎(chǔ)上，完成了一款FPGA電路的設(shè)計并設(shè)計了相應(yīng)的電路測試方案，該課題結(jié)合CETC58研究所的一個重要項目進行，目前已成功通過CSMC0.6μm 2P2M工藝成功流片，測試結(jié)果顯示其完全達到了預(yù)期的性能。

標(biāo)簽： SRAM FPGA 器件設(shè)計

上傳時間： 2013-04-24

上傳用戶：6546544
基于FPGA的HDB3編譯碼設(shè)計

一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復(fù)雜。FPGA(現(xiàn)場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規(guī)則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優(yōu)點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設(shè)計方案。該研究的總體設(shè)計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設(shè)計與仿真，結(jié)果分析與比較三大部分。為了保證該設(shè)計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設(shè)計環(huán)境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結(jié)果與仿真結(jié)果作一對比，分析該研究的可行性與可靠性。研究表明，基于FPGA的HDB3編譯碼設(shè)計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優(yōu)點。

標(biāo)簽： FPGA HDB3 編譯碼

上傳時間： 2013-04-24

上傳用戶：siguazgb
一種基于OpenCV的三維重建實現(xiàn)方案

基于OpenCV的三維重建論文，對于想學(xué)習(xí)OpenCV，并想進行三維重建開發(fā)的朋友有用

標(biāo)簽： OpenCV 三維重建實現(xiàn)方案

上傳時間： 2013-07-11

上傳用戶：czl10052678
matlab三維重建程序

基于Matlab的三維重建程序，世界頂級三維重建大師的代碼

標(biāo)簽： matlab 三維重建程序

上傳時間： 2013-05-27

上傳用戶：04121298
基于FPGA的數(shù)據(jù)采集與處理技術(shù)的研究

目前，數(shù)字信號處理廣泛應(yīng)用于通信、雷達、聲納、語音與圖像處理等領(lǐng)域，信號處理算法理論己趨于成熟，但其具體硬件實現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點，大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應(yīng)用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進行研究，基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點，把FPGA作為整個數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理，對FPGA進行選型，設(shè)計了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個控制系統(tǒng)分為三個部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊。多通道采樣控制模塊的設(shè)計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣，分別設(shè)計了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進行了仿真，完成了基于FPGA的多通道采樣控制。數(shù)據(jù)處理模塊的設(shè)計。FFT算法在數(shù)字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現(xiàn)結(jié)構(gòu)，提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想，給出了總體實現(xiàn)框圖。分別設(shè)計了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運算單元，存儲器，控制器，并分別進行了仿真。重點設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機控制器成功地對各個模塊進行了有序、協(xié)調(diào)的控制。存儲控制模塊的設(shè)計。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進行存儲，設(shè)計了FPGA與閃存的硬件連接，設(shè)計了存儲控制模塊。本文對FFT算法的硬件實現(xiàn)進行了研究，結(jié)合單片系統(tǒng)的特點，把整個系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊進行設(shè)計和仿真。設(shè)計采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對實時信號的高速采集與處理。

標(biāo)簽： FPGA 數(shù)據(jù)采集處理技術(shù)

上傳時間： 2013-07-06

上傳用戶：eclipse
三維圖形幾何管線的算法

近年來，計算機圖形學(xué)應(yīng)用越來越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產(chǎn)生具有三維空間真實感的影像，應(yīng)用于虛擬真實情況以及多媒體的產(chǎn)品上，且多半是使用低成本的實時3D計算機繪圖技術(shù)為基礎(chǔ)。在初期3D圖形學(xué)剛起步時，由于圖形簡單，因此可以利用CPU來運算，但隨著圖形學(xué)技術(shù)的發(fā)展，所要繪制的圖形越來越復(fù)雜，這時如果單純依賴CPU來處理，不能達到實時的要求，因此需要專門的硬件來加速圖形處理，GPU(圖形處理單元)因此出現(xiàn)了。不過由于3D圖形加速硬件的復(fù)雜性和短壽命，這極大地提高了對硬件開發(fā)環(huán)境的需要。為了更好的對設(shè)計進行更改和測試，不能僅僅用專門定制的方法來設(shè)計，需要其他的方：硬件描述語言(HDL)和FPGA。隨著計算機繪圖規(guī)模的需要，借助輔助硬件資源，來提高圖形處理單元(GPU)處理速度的需求越來越普遍。自從15年前現(xiàn)場可編程門陣列(FPGA)開始出現(xiàn)以來，其在可編程硬件領(lǐng)域所起的作用越來越大。它們在速度、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場合越來越重要。其中一個應(yīng)用領(lǐng)域就是3D圖形渲染，在這個研究領(lǐng)域里人們正在利用具有可編程性能的FPGA來幫助改進圖形處理單元(GPU)的性能。能夠在廉價、可動態(tài)重新配置的FPGA上實現(xiàn)復(fù)雜算法來輔助硬件設(shè)計。本文的設(shè)計就是通過在FPGA上實現(xiàn)3維圖形幾何處理管線部分功能來提高圖形處理速度。具體實現(xiàn)中使用硬件描述語言(Verilog HDL)進行邏輯設(shè)計，并發(fā)現(xiàn)問題解決問題。本文主要特色如下： 1.針對幾何變換換子系統(tǒng)，提出一種硬件實現(xiàn)方案，該方案能對基本的幾何變換如：平移、縮放、旋轉(zhuǎn)和投影進行操作。首先構(gòu)造出總體變換矩陣，隨后進行矩陣乘法運算，再進行投影變換，最后輸出變換座標(biāo)。提出一種脈動陣列結(jié)構(gòu)，用于兩個矩陣的乘法運算。找到一種快捷的方法來實現(xiàn)矩陣相乘，將能大大提高系統(tǒng)的效率。 2.對于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實現(xiàn)的難度取決于裁剪算法的復(fù)雜程度。我們在Sutherland-Hodgman裁剪算法的基礎(chǔ)上提出一種新的裁剪算法，該算法通過去除冗余頂點以提高處理速度，同時利用編碼來判斷線段可見性的方法使得硬件實現(xiàn)變得很容易。 3.最后，我們在FPGA上實現(xiàn)了幾何變換以及三維裁剪，并與C語言的模擬結(jié)果對比發(fā)現(xiàn)結(jié)果正確，且三維裁剪能夠以3M個三角形/s的速度運行，滿足了圖形流水中的實時性要求。

標(biāo)簽： 三維圖形幾何算法

上傳時間： 2013-04-24

上傳用戶：yerik
實時三維信息獲取系統(tǒng)

三維彩色信息獲取系統(tǒng)目的是獲取對象的三維空間坐標(biāo)和顏色信息。它是計算機視覺研究的重要內(nèi)容，也是當(dāng)前信息科學(xué)研究中的一個重要熱點。本文首先介紹了三維信息獲取技術(shù)的意義和實時可重構(gòu)三維激光彩色信息獲取系統(tǒng)總體方案。該方案合理劃分了系統(tǒng)的圖像處理任務(wù)，充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統(tǒng)結(jié)構(gòu)及其工作原理和系統(tǒng)工作時序。本文還研究了圖像處理系統(tǒng)中的數(shù)字邏輯設(shè)計，總結(jié)出了較完整、規(guī)范化的設(shè)計流程和方法，介紹了從圖像處理算法到可編程邏輯器件的規(guī)范化映射方法，總結(jié)了在視頻系統(tǒng)中的高級設(shè)計技巧，包括并行流水線技術(shù)和循環(huán)結(jié)構(gòu)的硬件實現(xiàn)方式等。為了說明提出的設(shè)計方法，本文分析了基于自適應(yīng)閾值的結(jié)構(gòu)光條紋中心的方向模板快速檢測算法的硬件實現(xiàn)。該算法是把自適應(yīng)閾值法與可變方向模板法相結(jié)合，具有穩(wěn)定性好、精度高、計算簡單、數(shù)據(jù)存儲量小、實現(xiàn)速度快的特點，此外，該方法有利于硬件快速實現(xiàn)。實踐證明這種方法是實用的、有效的。本文的重點在于研制了具有完全自主知識產(chǎn)權(quán)的實時可重構(gòu)三維激光彩色信息獲取系統(tǒng)中視頻圖像處理專用集成電路。該集成電路是實現(xiàn)系統(tǒng)快速算法的核心，使用現(xiàn)場可編程器FPGA器件EPlK50實現(xiàn)提取激光線、提取人頭輪廓線和提取中心顏色線算法；該集成電路還要實現(xiàn)系統(tǒng)所需的控制邏輯。控制部分包括將視頻采集輸出端口信號轉(zhuǎn)化為RGB真彩色信號的數(shù)據(jù)鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統(tǒng)需要的其它信號控制模塊。提出提取輪廓線快速算法，即由FPGA處理器與主機交互式共同快速完成提取人頭正側(cè)影輪廓線算法。該專用集成電路研制是整個實時可重構(gòu)三維激光彩色信息獲取系統(tǒng)實現(xiàn)的關(guān)鍵。

標(biāo)簽：

上傳時間： 2013-07-23

上傳用戶：lguotao

<table id="ky6uy"></table>

<dl id="ky6uy"></dl>