作為電子類專業(yè)學生,實驗是提高學生對所學知識的印象以及發(fā)現(xiàn)問題和解決問題的能力,增加學生動手能力的必須環(huán)節(jié)。本設計的目的就是開發(fā)一套滿足學生實驗需求的信號源,基于此目的本信號源并不需要突出的性能,但經(jīng)濟上要求低成本,同時要求操作簡單,能夠輸出多種波形,并且利于學生在此平臺上認識信號源原理,同時方便在此平臺上進行拓展開發(fā)。 設計中運用虛擬儀器技術將計算機屏幕作為儀器面板,采用EPP接口,同時在FPGA上開發(fā)控制電路,為后續(xù)開發(fā)留下了空間,同時節(jié)省了成本。本設計采用地址線16位,數(shù)據(jù)線12位的靜態(tài)RAM作為信號源的波形存儲器,后端采用兩種濾波類型對需要濾波的信號進行濾波。啟動信號時軟件需要先將波形數(shù)據(jù)預存在存儲器中便于調(diào)用,最后得到的結果基本滿足教學實驗的需求。 本文結構上首先介紹了直接采用DDS芯片制作信號源的利弊,及作者采用這種設計的初衷,然后介紹了信號源的整體結構,總體模塊。以下章節(jié)首先介紹FPGA內(nèi)部設計,包括總體結構和幾大部分模塊,包括:時鐘產(chǎn)生電路,相位累加器,數(shù)據(jù)輸入控制電路,濾波器控制電路,信號源啟動控制電路。 然后介紹了其他模塊的設計,包括存儲器選擇,幅度控制電路的設計以及濾波器電路的設計,本設計的幅度控制采用兩級DA級聯(lián),以及后端電阻分壓網(wǎng)絡調(diào)節(jié)的方式進行設計,提高了幅度調(diào)節(jié)的范圍。對于濾波器的設計,依據(jù)不同的信號頻率,分成了4個部分,對于500K以下的信號采用的是二階巴特沃斯有源低通濾波,對于500K以上至5M以下信號采用的五階RC低通濾波器。 在軟件設計部分,分成兩個部分,對于底層驅動程序采用以Labwindows/CVI為平臺進行開發(fā),利用其編譯和執(zhí)行速度快,并且和LabVIEW能夠很好連接的特性。對于上層控制軟件,采用以LabVIEW為平臺進行開發(fā),充分利用其圖化設計,易于擴展。 論文最后對所做工作進行了總結,提出了進一步改進的方向。
標簽:
FPGA
DDS
信號源
上傳時間:
2013-04-24
上傳用戶:afeiafei309