隨著21世紀的到來,計算機技術(shù),信息處理技術(shù),半導(dǎo)體技術(shù)和網(wǎng)絡(luò)技術(shù)不斷發(fā)展,人類社會進入了信息化時代。與此同時,無線視頻傳感器網(wǎng)絡(luò)也得到了突飛猛進的發(fā)展,成為當今國際上備受關(guān)注的熱點研究領(lǐng)域。無線視頻傳感器網(wǎng)絡(luò)有著很多的優(yōu)點和十分廣泛的應(yīng)用前景。在軍事,工業(yè),城市管理和監(jiān)控系統(tǒng)等重要領(lǐng)域都有潛在的使用價值。 無線視頻傳感器網(wǎng)絡(luò)有著顯著的特征,例如：網(wǎng)絡(luò)節(jié)點能源有限；網(wǎng)絡(luò)帶寬有限；對處理速度要求較高等。由此可見,傳統(tǒng)的視頻編碼標準無法應(yīng)用于無線視頻傳感器網(wǎng)絡(luò)。MPEG-4,H.263,H.264等視頻編碼標準,全是基于運動估計補償實現(xiàn)的,計算量十分巨大,在能量,存儲空間和處理能力均有限的節(jié)點難以實現(xiàn)這類高復(fù)雜度的編碼算法。 本文針對無線視頻傳感器網(wǎng)絡(luò)對視頻編碼算法的具體需求,提出一種基于運動檢測的低復(fù)雜度視頻編碼算法。該算法只對當前編碼幀中的運動對象進行編碼,并且以面向?qū)ο蟮慕Y(jié)構(gòu)輸出碼流。實驗結(jié)果表明,與H.264全I幀編碼相比,本文提出的算法編碼速度提高了約3倍,編碼性能提高了約2dB。與H.264基本檔次相比,雖然編碼性能略有下降,但是編碼速度平均提高了8倍左右。因此,本文提出的算法可以在編碼效率和編碼速度之間獲得很好的折衷,在一定程度上可以滿足無線視頻傳感器網(wǎng)絡(luò)的需求。 本文選用ALDVK_270作為硬件實驗平臺。在分析算法結(jié)構(gòu)的同時,結(jié)合嵌入式系統(tǒng)的特點,從算法,內(nèi)存,高級語言和匯編語言等幾個方面提出優(yōu)化方案,最終在ARM嵌入式平臺下實現(xiàn)了面向無線視頻傳感器網(wǎng)絡(luò)的低復(fù)雜度視頻編碼算法。測試結(jié)果表明,與優(yōu)化前相比,優(yōu)化后的編碼速度有了很大的提高,對于CIF格式的監(jiān)控視頻序列能夠滿足實時處理的要求。
標簽： ARM 無線視頻 傳感器網(wǎng)絡(luò) 復(fù)雜度
上傳時間： 2013-07-26
上傳用戶：小小小熊
提出了一種基于微加速度計的無線慣性鼠標的設(shè)計方案。該方案以微加速度計ADXL213 作為信號檢測元件,并采用低功耗處理器MSP430F135 和RF 芯片nRF401 進行信號處
標簽： micro-accelerometer inertial wireless Design
上傳時間： 2013-04-24
上傳用戶：AbuGe
MAX813L:低成本的微處理器保護電路芯片:1、MAX813L 的引腳配置(如圖一和圖二所示)：2、MAX813L 的應(yīng)用電路：⑴MAXIM 公司推薦的原始應(yīng)用圖例 ⑵
上傳時間： 2013-04-24
上傳用戶：shenlan
FPGA器件在通信、消費類電子等領(lǐng)域應(yīng)用越來越廣泛，隨著FPGA規(guī)模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發(fā)生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環(huán)時鐘發(fā)生器的體系結(jié)構(gòu)、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環(huán)的小信號特性和瞬態(tài)特性；并給出了電荷泵鎖相環(huán)器件參數(shù)的計算表達式。其次，研究了環(huán)形振蕩器和鎖相環(huán)的相位噪聲特性。由于噪聲性能是時鐘發(fā)生器設(shè)計中的關(guān)鍵指標，本工作對此進行了較為詳細的分析。相位噪聲和抖動是衡量時鐘信號的兩個主要指標。文中從理論上推導(dǎo)了一階鎖相環(huán)的噪聲特性，并建立了由噪聲分析抖動和由抖動分析噪聲的解析表達式關(guān)系，并討論了環(huán)路低噪聲設(shè)計的基本原則。在前面討論和分析的基礎(chǔ)上，利用Hynix0.35umCMOS工藝設(shè)計了200MHz電荷泵鎖相環(huán)時鐘發(fā)生器，并進行了仿真。設(shè)計中環(huán)形振蕩器的延遲單元采用replica偏置結(jié)構(gòu)，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結(jié)構(gòu)，增強電路對電源和襯底噪聲的抑制作用。通過增加限流管，改善電荷泵中的開關(guān)的非理想特性。
上傳時間： 2013-04-24
上傳用戶：變形金剛
該文利用FPGA技術(shù),設(shè)計了全概率寬帶數(shù)字接收機的實驗平臺,并在其上提出了數(shù)字接收機實現(xiàn)的可行性方法,以及對這些方法的驗證.該文的主要貢獻和創(chuàng)新有以下幾個方面.提出了并行結(jié)構(gòu)算法的工程實現(xiàn),討論了解決前端采樣的高速數(shù)據(jù)流遠遠超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結(jié)構(gòu)特點,使濾波器能夠以高效的形式實現(xiàn),也使得后端的混頻能夠工作在一個較低的速率上.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)量上都有大幅減少,達到了現(xiàn)有通用DSP器件的處理能力的要求.針對多相濾波下變頻與短數(shù)據(jù)快速測頻算法的特點,用FPGA搭建了其實驗?zāi)Ｐ?并利用微機EPP接口,對實驗?zāi)繕税暹M行控制并與其進行數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活對各種實現(xiàn)方法加以驗證、比較.同時也給調(diào)試帶來了方便,可以每個模塊單獨調(diào)試而不用改變硬件結(jié)構(gòu),使調(diào)試效率大大提高.該平臺也可用來對其他數(shù)字處理算法進行實現(xiàn)性分析與實驗.參考軟件無線電設(shè)計的概念和國內(nèi)外相關(guān)文獻,提出了多項濾波下變頻結(jié)構(gòu)的FPGA實現(xiàn).傳統(tǒng)的DDC通過數(shù)字混頻、濾波、抽取實現(xiàn)數(shù)字下變頻,在高速A/D和電子偵察環(huán)境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數(shù)字混頻序列劃分調(diào)諧信道,使用先抽取,后低通濾波,再混頻的數(shù)字下變頻結(jié)構(gòu),高效實現(xiàn)了變載頻帶通信號數(shù)字下變頻.結(jié)合多相濾波下變頻結(jié)構(gòu)、算法對測頻精度及速度的要求,提出了短數(shù)據(jù)快速測頻算法的具體實現(xiàn),使用流水線的設(shè)計方法,提高了系統(tǒng)的數(shù)據(jù)吞吐率,在盡可能短的時間內(nèi)提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實現(xiàn)除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運行于實驗平臺上的控制模塊、緩存、數(shù)據(jù)控制等.這些模塊也用FPGA來實現(xiàn).
上傳時間： 2013-06-22
上傳用戶：haoxiyizhong
高性能濾波器是現(xiàn)代信號處理的一種基本電路，傳統(tǒng)的設(shè)計思想和方法運算量大，存在優(yōu)化復(fù)雜的缺點。本文采用Pspice 的仿真優(yōu)化工具對二階低通濾波器基于通帶寬度的目標進行了優(yōu)化和仿真，結(jié)果表明優(yōu)化目標和仿
標簽： Pspice 低通濾波器 優(yōu)化設(shè)計 仿真分析
上傳時間： 2013-06-25
上傳用戶：1134473521
數(shù)字語音通信是當前信息產(chǎn)業(yè)中發(fā)展最快、普及面最廣的業(yè)務(wù)。語音信號壓縮編碼是數(shù)字語音信號處理的一個方面，它和通信領(lǐng)域聯(lián)系最為密切。在現(xiàn)有的語音編碼中，美國聯(lián)邦標準混合激勵線性預(yù)測（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語音質(zhì)量，具有廣闊的應(yīng)用前景。 FPGA作為一種快速、高效的硬件平臺在數(shù)字信號處理和通信領(lǐng)域具有著獨特的優(yōu)勢。現(xiàn)代大容量、高速度的FPGA一般都內(nèi)嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預(yù)測聲碼器的研究與設(shè)計。首先介紹了語音編碼研究的發(fā)展狀況以及低速率語音編碼研究的意義，接著在對MELP算法進行深入分析的基礎(chǔ)上，提出了利用DSP Builder在Matlab中建模的思路及實現(xiàn)過程，最后本文把重點放在MELP聲碼器的編解碼器設(shè)計上，利用DSP Builder、QuartusⅡ分別設(shè)計了其中的濾波器、分幀加窗處理、線性預(yù)測分析等關(guān)鍵模塊。 在Simulink環(huán)境下運用SignalCompiler對編解碼系統(tǒng)進行功能仿真，為了便于仿真，系統(tǒng)中沒有設(shè)計的模塊在Simulink中用數(shù)學(xué)模型代替，仿真結(jié)果表明，合成語音信號與原始信號很好的擬合，系統(tǒng)編解碼后語音質(zhì)量基本良好。
上傳時間： 2013-06-02
上傳用戶：lili1990
一種可用于超小型模型的舵機，只有0.5cm*0.5cm大小，希望對于想動手的人有些幫助
上傳時間： 2013-07-07
上傳用戶：2404
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實現(xiàn)與現(xiàn)有和未來多種電臺的兼容，能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術(shù)以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現(xiàn)場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術(shù)設(shè)計與實現(xiàn)。 首先介紹了軟件無線電的基本概念以及其發(fā)展狀況，深入討論了軟件無線電的基本理論，主要介紹了設(shè)計中所用到的帶通采樣技術(shù)、信號的抽取技術(shù)與多相濾波技術(shù)。 然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency，RF)前端接收技術(shù)，設(shè)置寬中頻超外差接收機射頻前端的設(shè)計指標，給出了改進的實信號濾波器組低通型實現(xiàn)結(jié)構(gòu)，并依此推導(dǎo)和建立了實信號多相濾波器組信道化中頻接收機的數(shù)學(xué)模型。 最后基于EP1S80開發(fā)平臺實現(xiàn)了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復(fù)乘運算的設(shè)計方案。仿真結(jié)果表明，該接收機能夠?qū)崿F(xiàn)對中頻信號的正確接收，驗證了系統(tǒng)設(shè)計的可行性。
標簽： 信道 中頻 仿真實現(xiàn) 收機設(shè)計
上傳時間： 2013-06-12
上傳用戶：qq521
在超深亞微米技術(shù)工藝下，布局成為超大規(guī)模集成電路物理設(shè)計中至關(guān)重要的一步。由于現(xiàn)場可編程門陣列(Field Programable Gate Array，F(xiàn)PGA)布線資源的預(yù)先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標，從FPGA芯片結(jié)構(gòu)和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結(jié)構(gòu)模型及布局模型，并且給出了該模型的數(shù)學(xué)計算公式；提出將元件之間的層次距離轉(zhuǎn)化為線長的方法，實現(xiàn)了基于線網(wǎng)模型的高精度布局算法：提出利用矩形的對角線元件之間層次來代替線長，從而達到優(yōu)化線長的同時提高布通率的快速布局算法。實驗結(jié)果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學(xué)術(shù)芯片測試案例上取得了較理想的布局實驗效果，為下一步的布線工作建立了良好的基礎(chǔ)接口，并且完成了初始布線的工作。本FPGA結(jié)構(gòu)模型的提出和布局算法的實現(xiàn)也都為工業(yè)界提供了借鑒價值。
上傳時間： 2013-04-24
上傳用戶：nbdedu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<abbr id="wqmga"></abbr>