<delect id="wgkoq"></delect> UHF(Ultra High Frequency，超高頻)RFID(Radio Frequency Identification，射頻身份識別)技術是近幾年剛剛開始興起并得到迅速推廣應用的一門新技術。該技術已被廣泛應用于工業自動化、商業自動化、交通運輸控制管理等眾多領域。但是，基于超高頻頻段讀寫器的研制在我國尚處于起步階段，傳統的超高頻讀寫器都是在單片機的基礎上實現的，這類讀寫器很難實現復雜的多任務功能；隨著經濟的飛速發展，能夠與網絡互聯并且帶有操作系統的超高頻讀寫器越來越受人們的青睞與追求。針對這些問題，本文設計并實現了一種基于ARMS3C2410微處理器和Linux操作系統的超高頻讀寫器，主要內容有： (1)分析了射頻識別技術的發展歷程和前景，以嵌入式技術為研究背景，結合軟硬件開發平臺，給出了一種基于ARM和Linux的超高頻讀寫器設計思路，指出了選題研究的目的和意義。 (2)闡述了超高頻讀寫器的原理及其應用，分析了讀寫器和標簽之間進行數據傳輸時所用到的相關技術；在給出超高頻讀寫器主要技術性能指標及功能要求的基礎上給出了基于ARMS3C2410和Linux超高頻讀寫器系統的總體設計，同時對系統構建過程中所用到的軟硬件進行了器件選型。 (3)實現了超高頻讀寫器系統硬件電路的模塊設計，主要包括主控電路模塊、存儲電路模塊、電源模塊、以太網模塊、液晶顯示模塊以及射頻收發模塊；闡述了各模塊的組成原理與實現方法，完成了硬件電路的原理圖繪制及PCB制板。 (4)根據系統的軟件需求，構建了一個進行嵌入式開發所需的軟件平臺。建立了交叉編譯環境以及NFS開發調試環境；移植了系統啟動所需的引導程序bootloader；實現了嵌入式Linux操作系統內核、文件系統的配置與移植；給出了Linux系統下典型設備(觸摸屏、網絡接口、LCD)驅動程序的移植方法。 (5)結合實驗測試環境，對超高頻讀寫器輸出功率，讀寫器發送命令以及標簽應答波形進行了測試與分析；對讀寫器的整機性能進行了聯機測試，給出了讀寫器系統的實際運行效果圖，同時對測試結果進行了總結。 實際應用結果表明，基于ARMS3C2410微處理器和Linux操作系統的超高頻讀寫器能夠實現接入網絡的功能，其讀寫速度、識別率以及識別距離等技術性能指標均達到或優于設計標準要求，該讀寫器在與PC機連接的情況下能進行數據處理，樣機系統運行穩定可靠，達到了預期的設計目標。
上傳時間： 2013-07-25
上傳用戶：saharawalker
隨著科學技術的飛速發展，各科學領域對測試技術提出了越來越高的要求。調速器試驗臺是調試、校驗調速器性能的一種試驗工具，是船舶修造廠、尤其調速器修造專業廠必須具有的試驗設備。基于ARM嵌入式平臺和uC/OS-II實時操作系統的嵌入式控制調速器試驗臺是基于國內外調速器測試技術的發展趨勢和工作的實際要求。本調速試驗臺充分利用了嵌入式單片機技術和傳感器技術，通過采用多種傳感器采集系統所需要的數據，例如直流電機的轉速、調速器的齒條位移等等，經過單片機系統處理并輸出結果來實現調速器試驗臺的功能，并運用新型的全彩液晶顯示屏將各種試驗數據顯示出來。 本文主要是針對調速試驗臺控制系統的研究，在分析了嵌入式軟硬件可實現模塊化設計的基礎上，借鑒了“開發平臺”的設計思想，首先，在ARM嵌入式最小系統的基礎上架構通用的硬件平臺，對測控平臺的硬件結構進行設計，特別是對于關鍵的接口電路進行了比較深入的研究，針對不同的應用，集成了多種接口電路。其次，在實現嵌入式實時多任務操作系統uC/OS-II在ARM上可移植的基礎上，架構了通用的軟件平臺，對接口電路驅動程序進行模塊化設計。最后，研究了基于參數實時可變型的一種新型的PID控制算法，并將此PID算法作為調速試驗臺的控制算法。 通過對本系統的研究開發，提高了調速器試驗臺的測試精度，也使性能更加穩定可靠，實現了整個測試過程的自動化，從而減輕了試驗人員的勞動強度，提高了工作效率，降低了試驗成本，也同時消除了安全隱患，因此對本課題的研究具有較大的現實意義。
上傳時間： 2013-07-20
上傳用戶：ggwz258
隨著對高處理能力、網絡通信、實時多任務,超低功耗這些需求的增長,傳統8位處理器已經不能滿足新產品的要求了,高端嵌入式處理器已經得到了普遍的重視和應用.ARM是目前嵌入式領域應用最廣泛的RISC微處理器結構,該文研究了基于ARM處理器的嵌入式系統的開發,介紹了利用一款ARM微處理器和FPGA設計的四路E1中繼板卡的硬件結構和工作原理,并在這個硬件平臺上進行軟件開發的過程.該四路E1收發器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時負載120個用戶的通信,解決了數字環路系統中卡槽數目限制的問題.目前,建立在G. 703基礎上的El接口在分組網、幀中繼網、GSM移動基站及軍事通信中得到廣泛的應用,傳送語音信號、數據、圖像等業務.文中首先分析了當前數字環路系統的發展現狀和趨勢,隨著網絡通信的用戶數目及信息量的猛增,拓寬數據傳輸的通道是一項研究熱點,這是開發四路E1收發器的一個目的.接著敘述了數字環路系統的結構和工作原理,即四路E1收發器的應用環境,著重介紹了四路E1板卡在整個系統中所扮演的角色和嵌入式處理器ARM的體系結構和特點,鑒于數據傳輸中對時鐘的要求比較嚴格,該文還介紹了FPGA技術,應用它主要是為系統提供各個精確的時鐘.然后,在分析了四路E1收發器的工作原理和比較了各類處理器特點的基礎上,提出了四路E1收發器的硬件設計,分別介紹了時鐘模塊、系統接口電路、存儲系統模塊、四通道E1合成器模塊、CPU模塊以及時隙交換模塊.接著,在研究分析了G.703和G.704等通信協議后,再根據系統要求提出了四路E1收發器的軟件設計.先介紹了實時操作系統RTXC,詳細闡述了ARM處理器啟動代碼程序的設計,然后給出了在此操作系統下軟件設計的整體結構,分四個任務分別闡述此軟件功能,其中詳細介紹了信令處理模塊、接口中斷處理模塊、系統運行監測模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調試方法以及設計過程中的調試開發過程,整個系統設計完成后,經過反復調試、測驗已達到了預期的效果,現正投入使用中.
上傳時間： 2013-04-24
上傳用戶：夢雨軒膂
本文介紹了通訊協議轉換器研究的背景意義和目前國內外發展的現狀，并詳細敘述了所選方案的設計過程。本協議轉換器的豐控制芯片采用了基于ARM7內核的32位微控制芯片LPC2212，提供了高速穩定的硬件平臺。操作系統采用實時嵌入式操作系統μC/OS-Ⅱ，工作穩定，實時性強，移植方便。 本文的豐要內容如下：整體的設計思路，結構組成；系統硬件的設計，豐要包括網絡接口電路，USB接口電路，以及串口擴展電路；TCP/IP協議，豐要包括TCP協議，IP協議，ARP協議等；USB協議，豐要包括USB設備構架，USB數據流模型；串口數據轉以太網數據和 USB 數據以及太網數據和 USB 數據轉串口數據；嵌入式實時操作系統μC/OS-Ⅱ，豐要包括信號量，消息郵箱，消息隊列等；操作系統的移植，豐要包括與處理器相關的文件的改寫。整個系統的硬件和底層軟件部分已經完成，經串口調試軟件、USB總線監測軟件以及以太網數據監測軟件進行實際的收發數據實驗，驗證了方案的合理性。 在USB和以太網驅動程序的編寫中，查閱了大量的相關資料。對于USB協議，重點分析了USB協議的架構和數據流模型。對于TCP/IP協議，仔細分析了其封裝和分用，分析了TCP協議、IP協議、ARP協議的原理及程序的實現。對于操作系統的移植，給出了具體的實現步驟，并給出了豐要的代碼。
上傳時間： 2013-06-10
上傳用戶：f1364628965
本文對燃料電池車用DC/DC變換器的基本原理以及控制策略進行了較為詳盡的分析和討論，對基于ARM的DC/DC變換器控制系統的軟硬件設計作了較為詳盡的論述，對控制系統的電磁兼容作了詳細的研究并給出了提高電磁兼容能力的措施。本文介紹了本課題研究的背景，燃料電池電動汽車的特性和研究的目的與意義并分析了大功率DC/DC變換器主電路的拓撲結構、工作原理和電磁兼容環境。在此基礎上，從控制電路的最小系統、檢測系統、脈沖發生系統以及驅動電路、CAN通訊電路等方面重點討論了DC/DC變換器控制系統的硬件設計以及驅動電路的設計。本文在DC/DC變換器電感電流連續狀態空間小信號數學模型的基礎上，應用MATLAB軟件對大功率DC/DC變換器單環控制系統進行了建模和仿真分析，給出了具有實際指導意義的結論，設計了基于ARM控制系統的軟件結構并編寫了相應的軟件代碼。此外，本文從硬件和軟件兩個方面重點討論了控制系統的電磁兼容以及抗干擾措施。在系統硬件和軟件基礎上進行了功率試驗并給出了試驗結果以及今后改進的方向。
上傳時間： 2013-07-12
上傳用戶：wao1005
此為vc++調試器的說明，想要調試C++的朋友不妨看一下。
標簽： 調試器
上傳時間： 2013-06-05
上傳用戶：aa17807091
30152nh文件閱讀器,nh文件瀏覽器下載
上傳時間： 2013-06-30
上傳用戶：shinesyh
本文基于數據驅動原理提出并用 FPGA 實現了MPEG-2 MP@HL 的視頻解碼器。該解碼器中的各個模塊具有高內聚，低耦合的特點。只要各個模塊符合數據驅動的工作方式，模塊就能自我正常工作。由
上傳時間： 2013-06-19
上傳用戶：y562413679
數字電視技術和超大規模深亞微米的系統級芯片設計技術是當前信息產業中最受關注的兩個方向。它們的交叉就是數字電視應用中的一系列系統級芯片和超深亞微米專用集成電路。其中信道處理系統及其相關芯片更是集中了數字信號處理前向糾錯編解碼等數字電視傳輸的核心技術，成為設計和開發整個數字電視系統的關鍵之一。數字高清晰度電視(Digital HDTV)做為第三代電視標準，已成為當今世界高技術競爭的焦點，本文正是從這個交叉點上出發對DVB-H(Digital Video Broadcasting-Handheld)標準中所涉及的信道編碼和調制部分進行了研究，重點分析了信道內編碼部分的硬件優化實現。本項目完成了DVB-H傳輸系統信道編碼的FPGA硬件設計和實現，系統所有FPGA硬件電路設計采用了Veillog HDL語言編寫。同時對清華大學數字電視地面傳輸標準DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的關鍵技術做了研究，與DVB標準中的相關技術做了對比。 本文首先對DVB．H以及COFDM的相關理論進行介紹和研究。然后針對DVB-H信道編碼調制器中的部分核心算法的FPGA設計和實現進行了詳細的研究工作，包括外編碼、內編碼(卷積刪余)、內交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調制的部分設計等。相應地對DVB-H信道解碼解調器中的部分算法的FPGA設計的研究工作做了描述，包括符號解交織和比特解交織。同時對清華大學數字電視地面傳輸標準DMB-T外接收機中頻域和時域解交織模塊的FPGA設計實現做了描述。 筆者在項目中完成的主要工作有： (1)與項目組成員合作制定系統框架，劃分模塊。 (2)對所負責的模塊，包括外編碼、內編碼(卷積刪余)、內交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調制的算法進行研究并加以優化，建立軟件仿真模型，進行FPGA設計，仿真和實現。
上傳時間： 2013-06-10
上傳用戶：rockjablew
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設計應用于DVB系統中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設計采用無逆BM算法,并利用串行方式來實現,不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現,大大的降低了硬件實現的復雜度,并且因為在硬件實現上,采用了3級流水線(pipe-line)的處理結構.RS編碼器的設計中,利用有限域常數乘法器的特性對編碼電路進行優化.這些技術的采用大大的提高了RS編/解碼器的效率,節省了RS編/解碼器所占用資源.
上傳時間： 2013-08-05
上傳用戶：BOBOniu
<strike id="wywma"></strike>
<strike id="wywma"></strike>