<samp id="m4gea"></samp>
隨著全球汽車保有量的與日俱增，能源危機(jī)和環(huán)境污染正逐漸成為制約世界汽車工業(yè)發(fā)展的瓶頸。而新興的混合動(dòng)力汽車（HEV）在節(jié)能和排放上的優(yōu)越性正逐步體現(xiàn)出來(lái)。由于采用“油、電”配合的方式來(lái)驅(qū)動(dòng)車體，其所搭載電動(dòng)機(jī)及其驅(qū)動(dòng)控制系統(tǒng)的研究則成為混合動(dòng)力汽車研發(fā)中的關(guān)鍵技術(shù)之一，它直接決定著整車的動(dòng)力性，燃油經(jīng)濟(jì)性和排放指標(biāo)。 論文首先比較了常見(jiàn)的幾種電動(dòng)汽車的性能，概括了混合動(dòng)力汽車的優(yōu)點(diǎn)，介紹了混合動(dòng)力汽車電機(jī)及其控制系統(tǒng)技術(shù)的發(fā)展現(xiàn)狀；其次探討了幾種常用交流電動(dòng)機(jī)的性能優(yōu)劣，由于永磁同步電機(jī)具有高效、高功率密度以及良好的調(diào)速性能，本文混合動(dòng)力汽車傳動(dòng)系統(tǒng)選用永磁同步電機(jī)；根據(jù)混合動(dòng)力汽車所搭載電動(dòng)機(jī)在功率和扭矩上的要求以及永磁同步電機(jī)在結(jié)構(gòu)上的特點(diǎn)，選取了發(fā)動(dòng)機(jī)電機(jī)系統(tǒng)的結(jié)構(gòu)布置形式；論文建立了永磁同步電動(dòng)機(jī)的數(shù)學(xué)模型，分析了永磁同步電動(dòng)機(jī)矢量控制的原理；設(shè)計(jì)了基于TMS320F2812DSP的永磁同步電動(dòng)機(jī)矢量控制系統(tǒng)，詳細(xì)闡述了功率驅(qū)動(dòng)電路，速度及位置檢測(cè)電路，電流反饋及過(guò)流保護(hù)電路，CAN通訊模塊等系統(tǒng)中重要的組成單元；軟件采用模塊化的結(jié)構(gòu)，闡述了關(guān)鍵子程序如電流采集、位置檢測(cè)程序和SVPWM產(chǎn)生子程序。 最后，搭建了實(shí)驗(yàn)平臺(tái)，對(duì)硬件進(jìn)行了調(diào)試和修改，通過(guò)樣機(jī)及系統(tǒng)臺(tái)架試驗(yàn)，取得了大量的實(shí)驗(yàn)數(shù)據(jù)，檢驗(yàn)了所設(shè)計(jì)樣機(jī)的特性，發(fā)現(xiàn)其制作過(guò)程中的不足，并實(shí)現(xiàn)了電機(jī)控制系統(tǒng)的閉環(huán)控制，從而達(dá)到了對(duì)混合動(dòng)力汽車用永磁同步電動(dòng)機(jī)控制系統(tǒng)的探索與研究的目的。
標(biāo)簽： 2812 DSP 混合動(dòng)力
上傳時(shí)間： 2013-05-23
上傳用戶：kkchan200
用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言
標(biāo)簽： CPLD VHDL 數(shù)字鎖相環(huán)
上傳時(shí)間： 2013-05-27
上傳用戶：hewenzhi
用51單片機(jī)設(shè)計(jì)的時(shí)鐘電路，系統(tǒng)由AT89C51、LED 數(shù)碼管、按鍵、發(fā)光二極管等部分構(gòu)成，能實(shí)現(xiàn)時(shí)間的調(diào)整、定時(shí)時(shí)間的設(shè)定，輸出等功能。
上傳時(shí)間： 2013-04-24
上傳用戶：gaorxchina
測(cè)量技巧萬(wàn)用表實(shí)用測(cè)量技法與故障檢修電子技能基礎(chǔ)
上傳時(shí)間： 2013-05-18
上傳用戶：wsf950131
擴(kuò)頻通信，即擴(kuò)展頻譜通信技術(shù)(Spread Spectrum Communication)，它與光纖通信、衛(wèi)星通信一同被譽(yù)為進(jìn)入信息時(shí)代的三大高技術(shù)通信傳輸方式。 擴(kuò)頻通信是將待傳送的信息數(shù)據(jù)用偽隨機(jī)編碼序列，也即擴(kuò)頻序列(SpreadSequence)調(diào)制，實(shí)現(xiàn)頻譜擴(kuò)展后再進(jìn)行傳輸。接收端則采用相同的編碼進(jìn)行解調(diào)及相關(guān)處理，恢復(fù)出原始信息數(shù)據(jù)。 擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點(diǎn)。 現(xiàn)場(chǎng)可編輯門(mén)陣列FPGA(Field Programmable Gate Array)提供了極強(qiáng)的靈活性，可讓設(shè)計(jì)者開(kāi)發(fā)出滿足多種標(biāo)準(zhǔn)的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計(jì)者緊跟新標(biāo)準(zhǔn)的變化，并能提供可行的方法來(lái)滿足不斷變化的標(biāo)準(zhǔn)要求。 EDA 工具的出現(xiàn)使用戶在對(duì)FPGA設(shè)計(jì)的輸入、綜合、仿真時(shí)非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語(yǔ)言，使目前一切仍處于計(jì)算機(jī)輔助設(shè)計(jì)(CAD)和規(guī)劃的電子設(shè)計(jì)活動(dòng)產(chǎn)生了實(shí)在的設(shè)計(jì)實(shí)體論文對(duì)擴(kuò)頻通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，并且用Altera公司的最新的FPGA開(kāi)發(fā)平臺(tái)QuartusII實(shí)現(xiàn)了一個(gè)基帶擴(kuò)頻通信系統(tǒng)的發(fā)送端部分，最后用軟件Protel99SE設(shè)計(jì)了相應(yīng)的硬件電路。 該系統(tǒng)的設(shè)計(jì)主要分為兩個(gè)部分。第一部分是用QuartusII軟件設(shè)計(jì)了系統(tǒng)的VHDL語(yǔ)言描述代碼，并對(duì)系統(tǒng)中每個(gè)模塊和整個(gè)系統(tǒng)進(jìn)行相應(yīng)的功能仿真和時(shí)序時(shí)延仿真；第二部分是設(shè)計(jì)了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路，并進(jìn)行了相關(guān)測(cè)試，完成了預(yù)定的功能。
上傳時(shí)間： 2013-07-26
上傳用戶：15679277906
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過(guò)復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過(guò)渡期間，市場(chǎng)潛力巨大，因此對(duì)復(fù)用器的研究開(kāi)發(fā)非常重要。本文針對(duì)復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對(duì)MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過(guò)了硬件驗(yàn)證。然后對(duì)復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過(guò)了硬件驗(yàn)證。 本文的主要工作如下： ●首先對(duì)復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語(yǔ)言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺(tái)，并用c語(yǔ)言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動(dòng)態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過(guò)程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對(duì)幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測(cè)。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺(tái)及接口采用Verilog語(yǔ)言實(shí)現(xiàn)，PSI信息算法主要采用c語(yǔ)言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。 整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語(yǔ)言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺(tái)下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開(kāi)發(fā)出兩臺(tái)帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測(cè)試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時(shí)間： 2013-08-03
上傳用戶：gdgzhym
用MSP430 Timer A 模擬UART 產(chǎn)生9600的波特率通訊
標(biāo)簽： Timer_A 9600 UART MSP
上傳時(shí)間： 2013-06-12
上傳用戶：bg6jsx
用LABVIEW和PIC單片機(jī)打造虛擬示波器
上傳時(shí)間： 2013-06-25
上傳用戶：trepb001
用LABVIEW和PIC單片機(jī)打造虛擬數(shù)字示波器下位機(jī)源程序
上傳時(shí)間： 2013-06-10
上傳用戶：akk13
用 VC 實(shí)現(xiàn) 視頻 監(jiān)控 錄像
標(biāo)簽： 視頻監(jiān)控 錄像
上傳時(shí)間： 2013-06-16
上傳用戶：hanli8870
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
