在CPLD內(nèi)實現(xiàn)聲調(diào)和時間的控制，在LATTICE的ISPLEVER6.1下編譯通過?？梢孕薷亩〞r時間進(jìn)行聲調(diào)的修改
標(biāo)簽： CPLD 聲調(diào) 控制
上傳時間： 2013-08-17
上傳用戶：ysystc699
基礎(chǔ)知識,ARM的開發(fā)利用,MCU的控制
標(biāo)簽： ARM MCU 控制
上傳用戶：蔣清華嗯
FPGA控制VGA接口顯示漢字!VHDL源碼!喜歡的朋友可以看看!
標(biāo)簽： FPGA VGA 控制 接口
上傳時間： 2013-08-19
上傳用戶：gundamwzc
adi串行AD AD9229的控制使用ISE平臺 Verilog語言\r\n
標(biāo)簽： 9229 adi ISE AD
上傳用戶：1417818867
實現(xiàn)8通道模擬/數(shù)字轉(zhuǎn)換和數(shù)字/模擬轉(zhuǎn)換的例子,采用ISA總線控制邏輯.
標(biāo)簽： ISA 模擬 數(shù)字轉(zhuǎn)換 數(shù)字
上傳用戶：talenthn
AD9289的控制 使用Verilog語言
標(biāo)簽： Verilog 9289 AD 控制
上傳時間： 2013-08-20
上傳用戶：15501536189
控制三相步進(jìn)電機及光電編碼器的采集,當(dāng)電機停止時,保證三相里面只有一相相通,防止停止時電流過大.
標(biāo)簽： 控制 三相 光電編碼器 步進(jìn)電機
上傳用戶：wdq1111
基于cpld的pwm控制設(shè)計\r\n采用vhdl.verilog語言設(shè)計\r\n對大家比較有用
標(biāo)簽： verilog cpld vhdl pwm
上傳用戶：sk5201314
FPGA視頻控制器設(shè)計,FED驅(qū)動控制系統(tǒng)的研制與FPGA設(shè)計\r\n
標(biāo)簽： FPGA FED 視頻 制器設(shè)計
上傳用戶：阿四AIR
FPGA 在無刷直流電機控制中的應(yīng)用，學(xué)習(xí)應(yīng)用有參考價值
標(biāo)簽： FPGA 無刷直流 中的應(yīng)用 電機控制
上傳用戶：段璇琮*
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
