<strike id="k84ks"></strike>
針對(duì)高速數(shù)字信號(hào)處理的要求,提出用FPGA 實(shí)現(xiàn)基- 4FFT 算法,并對(duì)其整體結(jié)構(gòu)、蝶形單\\\\\\\\r\\\\\\\\n元進(jìn)行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運(yùn)算,能同時(shí)提供蝶形運(yùn)算所需的4 個(gè)操作\\\\\\\\r\\\\\\\\n數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋轉(zhuǎn)因子存放規(guī)則,蝶形運(yùn)算所需的3 個(gè)旋轉(zhuǎn)\\\\\\\\r\\\\\\\\n因子地址相同,且尋址方式簡(jiǎn)單 輸出采取與輸入相似的存儲(chǔ)器 運(yùn)算單元同時(shí)采用3 個(gè)乘法的\\\\\\\\r\\\\\\\\n復(fù)數(shù)運(yùn)算算法來(lái)
標(biāo)簽： FPGA 4FFT 算法
上傳時(shí)間： 2013-08-08
上傳用戶(hù)：gxrui1991
:文章針對(duì)目前數(shù)字信號(hào)處理中大量采用的快速傅立葉變換[FFT] 算法采用軟件編程來(lái)處理的應(yīng)用現(xiàn)狀,在對(duì)FFT 算法進(jìn)行\(zhòng)\\\\\\\r\\\\\\\\n分析的基礎(chǔ)上,給出了用FPGA[Field Programmable Gate Array] 實(shí)現(xiàn)的8 點(diǎn)32 位FFT 處理器方案,并得到了系統(tǒng)的仿真結(jié)果。\\\\\\\\r\\\\\\\\n最后在A(yíng)ltera 公司FLEX10K系列FPGA 芯片上成功地實(shí)現(xiàn)了綜合。
標(biāo)簽： FPGA FFT 處理器 方案
上傳時(shí)間： 2013-08-09
上傳用戶(hù)：yangzhiwei
用 ＦＰＧＡ 可編程器件和 ＶＨＤＬ 硬件描述語(yǔ)言來(lái)實(shí)現(xiàn) Ｆｌａｓｈ 編程器
標(biāo)簽： Flash FPGA VHDL 可編程器件
上傳時(shí)間： 2013-08-10
上傳用戶(hù)：450976175
用fpga+usb顯現(xiàn)的4通道800K的數(shù)據(jù)采集方案。
標(biāo)簽： fpga 800K usb 4通道
上傳用戶(hù)：moshushi0009
用ＦＰＧＡ制作的ＮＥＳ游戲主機(jī)（８０后都知道的游戲主機(jī)）的ＶＨＤＬ代碼，在ＱｕａｒｔｕｓＩＩ下編譯通過(guò)。有興趣的朋友一起交流。
標(biāo)簽： 主機(jī) 代碼
上傳用戶(hù)：Shaikh
利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)
標(biāo)簽： CPLD VHDL 數(shù)字邏輯 器件
上傳時(shí)間： 2013-08-11
上傳用戶(hù)：hn891122
FPGA串口界面調(diào)試程序,用VHDL語(yǔ)言實(shí)現(xiàn)
標(biāo)簽： FPGA VHDL 串口 調(diào)試
上傳用戶(hù)：362279997
用FPGA設(shè)計(jì)DSP,2007年上海FPGA高級(jí)研修班清華博士賀光輝講義
標(biāo)簽： FPGA 2007 DSP 海
上傳時(shí)間： 2013-08-13
上傳用戶(hù)：robter
用Altera CPLD做為控制器從Flash上讀取image文件對(duì)Altera FPGA編程
標(biāo)簽： Altera Flash image CPLD
上傳用戶(hù)：zwei41
用fpga高效率的設(shè)計(jì)FIR濾波器\r\n里面有原理介紹，具體如何實(shí)施設(shè)計(jì)
標(biāo)簽： fpga FIR 高效率 濾波器
上傳用戶(hù)：asdfasdfd
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
