STC-ISP下載編程燒錄軟件控件注冊工具。
上傳時間： 2013-11-11
上傳用戶：hakim
ZigBee開發(fā)套件內(nèi)容開發(fā)套件
上傳時間： 2013-11-04
上傳用戶：jinyao
很好用的，有幾十種qq字體包，經(jīng)過測試的，用在qq聊天時很有個性哦。
標(biāo)簽： 字體
上傳時間： 2013-11-07
上傳用戶：robter
Xilinx UltraScale™ 架構(gòu)針對要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級的系統(tǒng)級集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時還能智能地解決先進(jìn)工藝節(jié)點上的頭號系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計可以在不降低性能的前提下達(dá)到實現(xiàn)超過90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時鐘，從而將時鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計人員開啟了一個全新的領(lǐng)域。
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時間： 2013-12-23
上傳用戶：小儒尼尼奧
SF-CY3 FPGA套件開發(fā)指南Ver6.00 （by特權(quán)同學(xué)）
上傳時間： 2014-01-25
上傳用戶：ewtrwrtwe
EDA技術(shù)實用教程VHDL版本課件
上傳時間： 2013-10-10
上傳用戶：ruan2570406
不少使用CAD的朋友在找CAD填充圖案，附件是小編收集的近千種cad填充圖案打包，供CAD學(xué)習(xí)和使用者參考，希望對大家能有所幫助。以下是cad填充圖案使用說明。 CAD填充圖案使用說明： 1、將填充名改成自己比較容易識別的名稱，但要注意填充文件和填充名要完全一致（不用區(qū)分大小寫）。 我收集的這些填充圖案有些是中文名稱，很容易就知道填充圖案的類型。有些是英文名，本來我想將這些英文名都改成中文名的填充。 我可以提供大家方法。先用記事本打開其中一個填充文件，如下圖所示： 圖中打開的填充名為b043,文件名也必須為043，否則CAD是不認(rèn)的。類似上圖所示的填充，如果希望CAD的填充列表中直接顯示中文，方便查找，你就需要先用記事本將PAT文件打開，復(fù)制“板巖”，選中b043,粘貼將其替換成“板巖”，關(guān)閉并保存文件。選中文件后單擊文件名進(jìn)入重命名轉(zhuǎn)臺，選中前面的B043,CTRl+V粘貼，將"B043.pat"修改成"板巖.pat"。 修改的最終效果類似下圖所示的“六邊形蜂窩轉(zhuǎn)”填充。 2、不建議將所有收集的填充都一次性復(fù)制到CAD的填充目錄（patterns）下。 如果將大量填充都復(fù)制到CAD的填充目錄下，在填充時效率并不高，因為要在上千種填充中找出你要使用的填充，也不是一件簡單的事情。因此我建議不要做加法，而是應(yīng)該做減法，將自己可能用到的填充保留，把根本不會用到的填充刪除。 對于這個壓縮包也是如此，當(dāng)需要使用其中某種填充時，你再將填充拷過去。 3、如何在這么多填充圖案中找到自己需要的填充圖案。 由于有些填充圖案用的是英文名，可以分別通過文件名和包含文字來搜索你要找的填充名來判斷在這些填充中是否有你需要的填充。如果找到的是一個英文名稱的填充文件，你可以參照第一點中的方法進(jìn)行修改，方便使用。
上傳時間： 2013-11-02
上傳用戶：lhw888
本資料是關(guān)于夏宇聞老師優(yōu)秀的verilog教程課件，其中包括verilog講稿PPT、verilog課件、verilog例題等。
上傳時間： 2013-11-21
上傳用戶：電子世界
本資料是《EDA原理及應(yīng)用》一書的配套實驗課件，一共有18個實驗。大家可以參考著自己做！當(dāng)然做完后也可以到電子發(fā)燒友網(wǎng)站FPGA技術(shù)聯(lián)盟QQ群（263281510）討論討論...
上傳時間： 2013-11-10
上傳用戶：rlgl123
第1章-EDA設(shè)計導(dǎo)論 第2章-可編程邏輯器件設(shè)計方法 第3章-VHDL語言基礎(chǔ) 第4章-數(shù)字邏輯單元設(shè)計 第5章-VHDL高級設(shè)計技術(shù) 第6章-基于HDL和原理圖的設(shè)計輸入 第7章-設(shè)計綜合和行為仿真 第8章-設(shè)計實現(xiàn)和時序仿真 第9章-設(shè)計下載和調(diào)試 第10章-設(shè)計示例（數(shù)字鐘、UART、數(shù)字電壓表） 點擊鏈接，【《EDA原理及應(yīng)用》（何賓教授）實驗課件下載 】
標(biāo)簽： EDA
上傳時間： 2013-11-10
上傳用戶：zhangliming420
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
