国产精品色在线网站,日本久久伊人,色香色香欲天天天影视综合网

軟件濾波

用c5402構(gòu)建的聲回波對消器

用c5402構(gòu)建的聲回波對消器

標(biāo)簽： c5402 回波

上傳時(shí)間： 2014-12-28

上傳用戶：pei5
由DSP芯片生成電壓空間矢量脈寬調(diào)制波

由DSP芯片生成電壓空間矢量脈寬調(diào)制波。

標(biāo)簽： DSP 芯片電壓空間矢量脈寬調(diào)制

上傳時(shí)間： 2013-11-13

上傳用戶：xiaowei314
DSP與LabWindows_CVI的電力故障監(jiān)測錄波器設(shè)計(jì)

DSP與LabWindows_CVI的電力故障監(jiān)測錄波器設(shè)計(jì)

標(biāo)簽： LabWindows_CVI DSP 電力故障波器設(shè)計(jì)

上傳時(shí)間： 2013-10-17

上傳用戶：chfanjiang
數(shù)字陷波器的設(shè)計(jì)

陷波器是無限沖擊響應(yīng)(IIR)數(shù)字濾波器，該濾波器可以用以下常系數(shù)線性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分別為輸人和輸出信號序列；和為濾波器系數(shù)。 iaib對式(1)兩邊進(jìn)行z變換，得到數(shù)字濾波器的傳遞函數(shù)為： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分別為傳遞函數(shù)的零點(diǎn)和極點(diǎn)。 izip由傳遞函數(shù)的零點(diǎn)和極點(diǎn)可以大致繪出頻率響應(yīng)圖。在零點(diǎn)處，頻率響應(yīng)出現(xiàn)極小值；在極點(diǎn)處，頻率響應(yīng)出現(xiàn)極大值。因此可以根據(jù)所需頻率響應(yīng)配置零點(diǎn)和極點(diǎn)，然后反向設(shè)計(jì)帶陷數(shù)字濾波器。考慮一種特殊情況，若零點(diǎn)在第1象限單位圓上，極點(diǎn)在單位圓內(nèi)靠近零點(diǎn)的徑向上。為了防止濾波器系數(shù)出現(xiàn)復(fù)數(shù)，必須在z平面第4象限對稱位置配置相應(yīng)的共軛零點(diǎn)、共軛極點(diǎn)。 izip∗iz∗ip這樣零點(diǎn)、極點(diǎn)配置的濾波器稱為單一頻率陷波器，在頻率ωo處出現(xiàn)凹陷。而把極點(diǎn)設(shè)置在零的的徑向上距圓點(diǎn)的距離為l-μ處，陷波器的傳遞函數(shù)為： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，極點(diǎn)越靠近單位圓，則頻率響應(yīng)曲線凹陷越深，凹陷的寬度也越窄。當(dāng)需要消除窄帶干擾而不能對其他頻率有衰減時(shí)，陷波器是一種去除窄帶干擾的理想數(shù)字濾波器。當(dāng)要對幾個(gè)頻率同時(shí)進(jìn)行帶陷濾波時(shí)，可以按(2)式把幾個(gè)單獨(dú)頻率的帶陷濾波器(3)式串接在一起。一個(gè)例子：設(shè)有一個(gè)輸入，它

標(biāo)簽： 數(shù)字陷波器

上傳時(shí)間： 2013-10-18

上傳用戶：uuuuuuu
SF-CY3 FPGA套件開發(fā)指南Ver6.00 （by特權(quán)同學(xué)）

SF-CY3 FPGA套件開發(fā)指南Ver6.00 （by特權(quán)同學(xué)）

標(biāo)簽： SF-CY FPGA 6.00 Ver

上傳時(shí)間： 2013-10-22

上傳用戶：songnanhua
基于FPGA的激光測距回波信號高速采集研究

在激光測距系統(tǒng)中，微弱回波信號的檢測處理一直是一個(gè)難題。本文主要討論了激光測距接收系統(tǒng)的實(shí)現(xiàn)方法，這種測距方法既適用于短距離的測量又適用于長距離的測量。首先介紹了脈沖式激光測距的原理，在此原理的基礎(chǔ)上，結(jié)合FPGA的高速信號處理能力，設(shè)計(jì)了高精度激光測距接收系統(tǒng)，并設(shè)計(jì)了回波信號接收與計(jì)數(shù)電路模塊。

標(biāo)簽： FPGA 激光測距回波信號高速采集

上傳時(shí)間： 2013-10-19

上傳用戶：dxxx
EDA技術(shù)實(shí)用教程VHDL版本課件

EDA技術(shù)實(shí)用教程VHDL版本課件

標(biāo)簽： VHDL EDA 實(shí)用教程版本

上傳時(shí)間： 2013-11-22

上傳用戶：iswlkje
夏宇聞老師優(yōu)秀的verilog教程課件

本資料是關(guān)于夏宇聞老師優(yōu)秀的verilog教程課件，其中包括verilog講稿PPT、verilog課件、verilog例題等。

標(biāo)簽： verilog 教程

上傳時(shí)間： 2013-10-24

上傳用戶：exxxds
《EDA原理及應(yīng)用》（何賓教授）實(shí)驗(yàn)課件

本資料是《EDA原理及應(yīng)用》一書的配套實(shí)驗(yàn)課件，一共有18個(gè)實(shí)驗(yàn)。大家可以參考著自己做！當(dāng)然做完后也可以到電子發(fā)燒友網(wǎng)站FPGA技術(shù)聯(lián)盟QQ群（263281510）討論討論...

標(biāo)簽： EDA 實(shí)驗(yàn)

上傳時(shí)間： 2013-10-20

上傳用戶：zhuoying119
《EDA原理及應(yīng)用》（何賓教授）課件 PPT

　　第1章-EDA設(shè)計(jì)導(dǎo)論　　第2章-可編程邏輯器件設(shè)計(jì)方法　　第3章-VHDL語言基礎(chǔ) 　　第4章-數(shù)字邏輯單元設(shè)計(jì) 　　第5章-VHDL高級設(shè)計(jì)技術(shù) 　　第6章-基于HDL和原理圖的設(shè)計(jì)輸入　　第7章-設(shè)計(jì)綜合和行為仿真　　第8章-設(shè)計(jì)實(shí)現(xiàn)和時(shí)序仿真　　第9章-設(shè)計(jì)下載和調(diào)試　　第10章-設(shè)計(jì)示例（數(shù)字鐘、UART、數(shù)字電壓表）點(diǎn)擊鏈接，【《EDA原理及應(yīng)用》（何賓教授）實(shí)驗(yàn)課件下載】

標(biāo)簽： EDA

上傳時(shí)間： 2013-12-20

上傳用戶：panpanpan