利用DMA方式進行AD數(shù)據(jù)的高速采集，實現(xiàn)平臺為：TIMS320VC
標(biāo)簽： DMA 方式 數(shù)據(jù) 高速采集
上傳時間： 2015-12-06
上傳用戶：xjz632
為解決針對每一 CCD 象素的高速采集和實時計算機處理的問題，提出一種利用通用串行總線(USB)技術(shù)CCD信號的每一個象素進行高速采集的方法。本文著重介紹了利USB技術(shù)實現(xiàn)圖像采集系統(tǒng)和計算機進行通信的軟硬 件設(shè)計方案。
上傳時間： 2013-12-16
上傳用戶：zsjinju
本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術(shù)。論文完成了ARM+FPGA結(jié)構(gòu)的共享存儲器結(jié)構(gòu)設(shè)計，實現(xiàn)了ARMLinux系統(tǒng)的軟件設(shè)計，包括觸摸屏控制、LCD顯示、正弦插值算法設(shè)計以及各種顯示算法設(shè)計等。同時進行了信號的高速采集和處理的實際測試，對實驗測試數(shù)據(jù)進行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計方法，以及基于ARMLinux操作系統(tǒng)的設(shè)備驅(qū)動程序設(shè)計和應(yīng)用程序設(shè)計。 硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號轉(zhuǎn)換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號，再將這四路數(shù)據(jù)分別存儲到4個FIFO中，然后再對這4個FIFO中的數(shù)據(jù)拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統(tǒng)的總線上，實現(xiàn)了ARM和FPGA共享存儲器的系統(tǒng)結(jié)構(gòu)，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設(shè)計方面，我們通過使FIFO的數(shù)據(jù)存儲時鐘降低為標(biāo)準(zhǔn)狀態(tài)下的1/n實現(xiàn)數(shù)據(jù)采集頻率降為標(biāo)準(zhǔn)狀態(tài)的1/n，從而實現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺上設(shè)計實現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動程序設(shè)計、LCD驅(qū)動程序移植、自定義的FPGA模塊驅(qū)動程序設(shè)計、LCD顯示程序設(shè)計、多線程的應(yīng)用程序設(shè)計。應(yīng)用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進行處理，顯示效果良好。同時這種硬件結(jié)構(gòu)可擴展性強，可以在此基礎(chǔ)上實現(xiàn)8路甚至16路緩沖的系統(tǒng)結(jié)構(gòu)，可以使系統(tǒng)支持更高的采樣頻率。
標(biāo)簽： FPGA ARM 高速數(shù)據(jù) 采集
上傳時間： 2013-07-04
上傳用戶：林魚2016
本文針對新型匝間耐壓測試儀中需要高速采集數(shù)據(jù)的問題提出了一種結(jié)合CPLD 與單片機的高速數(shù)據(jù)采集系統(tǒng)設(shè)計方案。CPLD 產(chǎn)生A/D 芯片的控制時序以及SRAM 的讀寫控制時序，單片機輸出給CPLD控制A/D 轉(zhuǎn)換的啟動信號，并通過CPLD 讀取SRAM 中的采樣數(shù)據(jù)。該系統(tǒng)具有較好的可移植性。
標(biāo)簽： CPLD 單片機 高速數(shù)據(jù) 采集系統(tǒng)
上傳時間： 2013-11-15
上傳用戶：狗日的日子
介紹一個基于U S B 2 . 0 接口和D S P 的高速數(shù)據(jù)采集處理系統(tǒng)的工作原理設(shè)計及實現(xiàn)該高速數(shù)據(jù) 采集處理系統(tǒng)采用TI 公司的TMS320C6000 數(shù)字信號處理器和Cypress 公司的USB2.0 接口芯片可 以實現(xiàn)高速采集和實時處理有著廣泛的應(yīng)用前景
標(biāo)簽： Cypress C6000 320C 6000
上傳時間： 2013-11-27
上傳用戶：koulian
介紹一個基于USB2.0接口和DSP的高速數(shù)據(jù)采集處理系統(tǒng)的工作原理、設(shè)計及實現(xiàn)。該高速數(shù)據(jù)采集處理系統(tǒng)采用TI公司TMS320C6000數(shù)字信號處理器和CYPRESS公司的USB2.0接口芯片，可以實現(xiàn)高速采集和實時處理，有著廣泛的應(yīng)用前景。
標(biāo)簽： USB 2.0 CYPRESS C6000
上傳時間： 2016-03-13
上傳用戶：wyc199288
本文將介紹基于EZ-USB FX2系列CY7C68013芯片的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計，該系統(tǒng)具有限幅保護功能，固件和驅(qū)動程序的編寫簡便，能夠完成對數(shù)據(jù)的高速采集和傳送。
標(biāo)簽： EZ-USB C68013 68013 CY7
上傳時間： 2016-07-12
上傳用戶：dave520l
摘要：本文介紹了一個基于ARM的線性CCD高速采集系統(tǒng)，系統(tǒng)中選擇了高速線性CCD和高速ADC，因為ADC的采祥速度相對ARM的工作時鐘頻率較慢，所以使用CPLD和FIFO作為A/D和ARM之間的1/0接口，它使電路工作在更加平穩(wěn)、簡潔而易丁控制，同時也提高了ARM的工作效率。為了提高通信速度，這里采用通用申行總線（USB）技術(shù)米與PC進行通信。ARM是用來控制主處理器的數(shù)據(jù)采集，數(shù)據(jù)的計算和數(shù)據(jù)傳輸。結(jié)果證明，整個系統(tǒng)能高效運作。該系統(tǒng)可應(yīng)用于高速數(shù)據(jù)采集及多路模擬信號的工作環(huán)境下。1引言在電氣化鐵路，為了擴大對電力機車受電弓的壽命，所以要使受電弓滑塊磨損均勻，接觸線的直線段（電氣化鐵路供電線）排列為曲折路線（彎段被安排成折線的形式）。之間的接觸線的定位點和受電弓軌道中心線距離稱為錯開值，這是一種接觸線的關(guān)鍵指標(biāo)。錯開值是不可忽視的，這個值過小會影響到受電弓滑塊磨損的均勻性，從而影響到延長使用壽命的目的，然而，在某些情況下（比如陷入了激烈的風(fēng)中），造成大范圍的在屋部的橫向運動（并且速度越快，受電弓的左右擺動越劇烈），按觸線將在某些部分將會超過受電弓的有效工作長度，從而使錯開，接觸線值超出標(biāo)準(zhǔn)范圍的錯開值，導(dǎo)致了當(dāng)前連接的破壞，甚至導(dǎo)致了會產(chǎn)生受電弓事故的錯識運行。受電馬與滑觸線發(fā)生故障，將導(dǎo)致列車正常運行的中斷，從而對鐵路運輸產(chǎn)生嚴(yán)亞的影響。為了避免這些情況，錯開伯及其變化應(yīng)經(jīng)常性地予以測試。因此，一個機車的接觸線式在線監(jiān)測系統(tǒng)，及與其配套的數(shù)據(jù)采集系統(tǒng)被開發(fā)出來，它的工作是實時地、迅速地計算錯開值。
標(biāo)簽： arm ccd 高速數(shù)據(jù)采集系統(tǒng)
上傳時間： 2022-06-23
上傳用戶：kingwide
高速數(shù)據(jù)采集系統(tǒng)在信號檢測、雷達(dá)、圖像處理、網(wǎng)絡(luò)通信等領(lǐng)域有廣泛應(yīng)用，不同的應(yīng)用要求使用不同的總線和不同的設(shè)計，但是，無論基于何種應(yīng)用，其設(shè)計的關(guān)鍵在接口的實現(xiàn)上。 @@ 隨著cPCI總線技術(shù)的發(fā)展，cPCI總線逐漸代替了PCI總線、VME總線，成為測控領(lǐng)域中最受人們青睞的總線形式。 @@ 為滿足高速采集過程中數(shù)據(jù)傳輸速度的要求和采集卡與PC機連接的機械強度的要求，本論文提出設(shè)計基于cPCI總線接口的數(shù)據(jù)采集系統(tǒng)。設(shè)計中利用單片F(xiàn)PGA芯片實現(xiàn)PCI協(xié)議，代替?zhèn)鹘y(tǒng)的FIFO芯片和串并轉(zhuǎn)換芯片，并完成對模擬電路的控制功能；并提出將應(yīng)用程序中的一部分?jǐn)?shù)據(jù)讀寫操作放入動態(tài)鏈接庫中，減少因應(yīng)用程序反復(fù)調(diào)用驅(qū)動程序而造成的資源浪費和時間的延遲。 @@ 通過分析PCI總線協(xié)議，理解高頻數(shù)字電路設(shè)計方法和高速數(shù)據(jù)采集原理，本文開發(fā)了基于cPCI接口的高速數(shù)據(jù)采集系統(tǒng)。經(jīng)過綜合測試和現(xiàn)場應(yīng)用驗證表明，采集系統(tǒng)已達(dá)到了要求的性能指標(biāo)。 @@關(guān)鍵詞：FPGA；數(shù)據(jù)采集系統(tǒng)；cPCI； PC
上傳時間： 2013-07-08
上傳用戶：ikemada
目前，數(shù)字信號處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域，信號處理算法理論己趨于成熟，但其具體硬件實現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點，大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應(yīng)用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進行研究，基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點，把FPGA作為整個數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理，對FPGA進行選型，設(shè)計了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個控制系統(tǒng)分為三個部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊。 多通道采樣控制模塊的設(shè)計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣，分別設(shè)計了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計。FFT算法在數(shù)字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現(xiàn)結(jié)構(gòu)，提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想，給出了總體實現(xiàn)框圖。分別設(shè)計了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運算單元，存儲器，控制器，并分別進行了仿真。重點設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機控制器成功地對各個模塊進行了有序、協(xié)調(diào)的控制。 存儲控制模塊的設(shè)計。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進行存儲，設(shè)計了FPGA與閃存的硬件連接，設(shè)計了存儲控制模塊。 本文對FFT算法的硬件實現(xiàn)進行了研究，結(jié)合單片系統(tǒng)的特點，把整個系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊進行設(shè)計和仿真。設(shè)計采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對實時信號的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時間： 2013-04-24
上傳用戶：362279997
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
