BGA焊球重置工藝
上傳時(shí)間： 2013-11-01
上傳用戶：avensy
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時(shí)能顧慮製造的需求, 提高自動置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2013-10-28
上傳用戶：zhtzht
具有OBFL功能的電路板經(jīng)配置后，可以把故障相關(guān)數(shù)據(jù)存儲在非易失性存儲器中，并可在日后加以檢索和顯示以用于故障分析。這些故障記錄有助于電路板故障的事后檢查。要實(shí)現(xiàn)OBFL系統(tǒng)功能，需要同時(shí)使用軟硬件。在硬件方面，需要：a)確定給出電路板件故障信息的板載OBFL資源(如溫度感應(yīng)器、存儲器、中斷資源、電路板ID，等等)；b)在電路板或者系統(tǒng)出現(xiàn)故障時(shí)用以保存故障信息的板載非易失性存儲。OBFL軟件的作用是在正常的電路板運(yùn)行以及電路板故障期間配置電路板變量并將其作為OBFL記錄存儲在非易失性存儲中。OBFL軟件還應(yīng)具備一定的智能，能夠分析多項(xiàng)出錯(cuò)事件、記錄和歷史故障記錄，以逐步縮小范圍的方式確認(rèn)故障原因。這種分析可以大大減輕故障排查工作，否則將有大量的OBFL記錄需要故障分析工程師手動核查。
上傳時(shí)間： 2013-11-03
上傳用戶：1595690
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
設(shè)計(jì)時(shí)需要過一款簡單、低成本的閂鎖電路 (latch circuit) ？圖一顯示的就是這樣一款電路，基本上是一個(gè)可控矽整流器(SCR)，結(jié)合了一些離散組件，只需低成本的元件便可以提供電源故障保護(hù)。
上傳時(shí)間： 2013-11-11
上傳用戶：zq70996813
三相電路PPT課件
標(biāo)簽： 三相電路
上傳時(shí)間： 2013-11-18
上傳用戶：tuilp1a
人人都愛易電源——轉(zhuǎn)發(fā)有禮！ 活動主題：人人都愛易電源——轉(zhuǎn)發(fā)有禮！ 活動時(shí)間:10月11日—28日
上傳時(shí)間： 2013-11-19
上傳用戶：Aeray
安森美半導(dǎo)體公司為用戶提供了一種內(nèi)置E2PROM的復(fù)位監(jiān)控器件，該類器件不但可以滿足用戶對數(shù)據(jù)存儲器和復(fù)位監(jiān)控器的需求，而且該類芯片采用硬件數(shù)據(jù)保護(hù)設(shè)計(jì)，解決了長期困擾串行E2PROM的有關(guān)數(shù)據(jù)出錯(cuò)的問題。加之該類產(chǎn)品體積小、性價(jià)比高的優(yōu)點(diǎn)，深受廣大工程師的歡迎。下文將介紹安森美半導(dǎo)體生產(chǎn)的內(nèi)置E2PROM的復(fù)位監(jiān)控器的基本功能和電路設(shè)計(jì)方法。
標(biāo)簽： EEPROM 內(nèi)置 電壓監(jiān)控器 電路設(shè)計(jì)
上傳時(shí)間： 2013-11-14
上傳用戶：lty6899826
這是一個(gè)芯片的的開發(fā)的套件原理圖！
上傳時(shí)間： 2013-11-17
上傳用戶：weiwolkt
stc12c5a60s2內(nèi)置AD的用法
上傳時(shí)間： 2013-10-11
上傳用戶：zczc
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
