<center id="ys8cm"></center>
DSP經(jīng)典 南航課件
上傳時間： 2013-11-23
上傳用戶：腳趾頭
Xilinx UltraScale™ 架構(gòu)針對要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級的系統(tǒng)級集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時還能從單芯片擴展到3D IC。借助Xilinx Vivado®設(shè)計套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時還能智能地解決先進工藝節(jié)點上的頭號系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計可以在不降低性能的前提下達(dá)到實現(xiàn)超過90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時鐘，從而將時鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲器帶寬 • 顯著增強DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計人員開啟了一個全新的領(lǐng)域。
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時間： 2013-11-17
上傳用戶：皇族傳媒
SF-CY3 FPGA套件開發(fā)指南Ver6.00 （by特權(quán)同學(xué)）
上傳時間： 2013-10-22
上傳用戶：songnanhua
EDA技術(shù)實用教程VHDL版本課件
上傳時間： 2013-11-22
上傳用戶：iswlkje
本資料是關(guān)于夏宇聞老師優(yōu)秀的verilog教程課件，其中包括verilog講稿PPT、verilog課件、verilog例題等。
上傳時間： 2013-10-24
上傳用戶：exxxds
本資料是《EDA原理及應(yīng)用》一書的配套實驗課件，一共有18個實驗。大家可以參考著自己做！當(dāng)然做完后也可以到電子發(fā)燒友網(wǎng)站FPGA技術(shù)聯(lián)盟QQ群（263281510）討論討論...
上傳時間： 2013-10-20
上傳用戶：zhuoying119
第1章-EDA設(shè)計導(dǎo)論 第2章-可編程邏輯器件設(shè)計方法 第3章-VHDL語言基礎(chǔ) 第4章-數(shù)字邏輯單元設(shè)計 第5章-VHDL高級設(shè)計技術(shù) 第6章-基于HDL和原理圖的設(shè)計輸入 第7章-設(shè)計綜合和行為仿真 第8章-設(shè)計實現(xiàn)和時序仿真 第9章-設(shè)計下載和調(diào)試 第10章-設(shè)計示例（數(shù)字鐘、UART、數(shù)字電壓表） 點擊鏈接，【《EDA原理及應(yīng)用》（何賓教授）實驗課件下載 】
標(biāo)簽： EDA
上傳時間： 2013-12-20
上傳用戶：panpanpan
cpld開發(fā)套件光盤說明
上傳時間： 2013-11-17
上傳用戶：yuzhou229843982
為實現(xiàn)某專用接口裝置的接口功能檢測，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計了該類型編碼的接收、發(fā)送電路。重點分析了電路各模塊的設(shè)計思路。電路采用SOPC模塊作為中心控制器，設(shè)計簡潔、可靠。試驗表明：該設(shè)計系統(tǒng)運行正常、穩(wěn)定。
標(biāo)簽： FPGA 串行 編碼 信號設(shè)計
上傳時間： 2013-11-12
上傳用戶：xiaowei314
學(xué)習(xí)FPGA的課件，內(nèi)容含有軟件的介紹，Altera和Xilinx芯片的介紹，以及VHDL的編程風(fēng)格。和一些實例講解。
上傳時間： 2013-10-15
上傳用戶：xmsmh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
