日韩精品一级,国产夫妻在线,国产精品入口麻豆原神

軟硬件平臺(tái)(tái)

TI的DM6446的硬件平臺(tái)搭建的相關(guān)例子

TI的DM6446的硬件平臺(tái)搭建的相關(guān)例子，涉及到硬件驅(qū)動(dòng)，gel的使用，Nand編程等幾大方面,非常實(shí)用

標(biāo)簽： 6446 DM 硬件平臺(tái)

上傳時(shí)間： 2013-12-14

上傳用戶：zhengzg
這個(gè)是我自己的資料現(xiàn)在拿出來給大家是TI硬件設(shè)計(jì)的是個(gè)與門IC

這個(gè)是我自己的資料現(xiàn)在拿出來給大家是TI硬件設(shè)計(jì)的是個(gè)與門IC

標(biāo)簽： 家與門硬件設(shè)計(jì)

上傳時(shí)間： 2017-05-01

上傳用戶：康郎
這是wince600平臺(tái)下S3C6410上camera的硬件的驅(qū)動(dòng)的代碼

這是wince600平臺(tái)下S3C6410上camera的硬件的驅(qū)動(dòng)的代碼，代碼寫的很好很強(qiáng)大，很強(qiáng)大。

標(biāo)簽： S3C6410 camera wince 600

上傳時(shí)間： 2017-05-26

上傳用戶：qq21508895
本文介紹了樂曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂曲

本文介紹了樂曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂曲發(fā)生器的設(shè)計(jì)方法, 并給出了設(shè)計(jì)的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)計(jì)的正確性已通過硬件實(shí)驗(yàn)得到驗(yàn)證。

標(biāo)簽： FPGA PLUS MAX CPLD

上傳時(shí)間： 2014-02-01

上傳用戶：wff
TI達(dá)芬奇dm644x各硬件模塊測(cè)試代碼

TI達(dá)芬奇dm644x各硬件模塊測(cè)試代碼，包括nor flash、nand flsh、ddr2 ram、video loop back等。

標(biāo)簽： 644x 644 dm 達(dá)芬奇

上傳時(shí)間： 2017-09-16

上傳用戶：jichenxi0730
TI BQ500511 和 BQ50002 無線充電評(píng)估板ALTIUM硬件原理圖+PCB（4層板）文

TI BQ500511 和 BQ50002 無線充電評(píng)估板ALTIUM硬件原理圖+PCB（4層板）文件?？梢宰鰹槟愕脑O(shè)計(jì)參考

標(biāo)簽： 無線充電

上傳時(shí)間： 2022-01-25

上傳用戶：ttalli
基于TI的近距離電容式手勢(shì)感應(yīng)檢測(cè)設(shè)計(jì)（硬件+源代碼+設(shè)計(jì)說明等）

基于TI的近距離電容式手勢(shì)感應(yīng)檢測(cè)設(shè)計(jì)（硬件+源代碼+設(shè)計(jì)說明等）

標(biāo)簽： 電容手勢(shì)感應(yīng)

上傳時(shí)間： 2022-02-08

上傳用戶：XuVshu
基于DSP和FPGA導(dǎo)航計(jì)算機(jī)硬件電路研究與設(shè)計(jì).rar

為適應(yīng)組合導(dǎo)航計(jì)算機(jī)系統(tǒng)的微型化、高性能度的要求，拓寬導(dǎo)航計(jì)算機(jī)的應(yīng)用領(lǐng)域，本文設(shè)計(jì)出一種基于浮點(diǎn)型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協(xié)同合作的導(dǎo)航計(jì)算機(jī)系統(tǒng)。論文在闡述了組合導(dǎo)航計(jì)算機(jī)的特點(diǎn)和應(yīng)用要求后，提出基于DSP和FPGA的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)方案。該方案以DSP為導(dǎo)航解算處理器，由FPGA完成IMU信號(hào)的采集和緩存以及系統(tǒng)控制信號(hào)的整合；DSP通過EMIF接口實(shí)現(xiàn)和FPGA通信。在此基礎(chǔ)上研究了各擴(kuò)展通信接口、系統(tǒng)硬件原理圖和PCB的開發(fā)，且在FPGA中使用調(diào)用IP核來實(shí)現(xiàn)FIR低通濾波數(shù)據(jù)處理機(jī)抖激光陀螺的機(jī)抖振動(dòng)的影響。其次，詳細(xì)闡述了利用TI公司的DSP集成開發(fā)環(huán)境和DSP/BIOS準(zhǔn)實(shí)時(shí)操作系統(tǒng)開發(fā)多任務(wù)系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實(shí)時(shí)操作系統(tǒng)提供的多任務(wù)機(jī)制，將采集處理按照功能劃分四個(gè)相對(duì)獨(dú)立的任務(wù)，這些任務(wù)在DSP/BIOS的調(diào)度下，按照用戶指定的優(yōu)先級(jí)運(yùn)行，大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。導(dǎo)航計(jì)算機(jī)系統(tǒng)研制開發(fā)是軟、硬件研究緊密結(jié)合的過程。在微型導(dǎo)航計(jì)算機(jī)系統(tǒng)方案建立的基礎(chǔ)上，本文首先討論了系統(tǒng)硬件整體設(shè)計(jì)和軟件開發(fā)流程；其次針對(duì)導(dǎo)航計(jì)算機(jī)系統(tǒng)各個(gè)功能模塊以及多項(xiàng)關(guān)鍵技術(shù)進(jìn)行了設(shè)計(jì)與開發(fā)工作，涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號(hào)采集模塊和數(shù)據(jù)存儲(chǔ)模塊；最后，對(duì)導(dǎo)航計(jì)算機(jī)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作，并對(duì)各個(gè)模塊進(jìn)行了詳細(xì)的功能測(cè)試與驗(yàn)證，完成了微型導(dǎo)航計(jì)算機(jī)系統(tǒng)的制作。以DSP/FPGA作為導(dǎo)航計(jì)算機(jī)硬件平臺(tái)的捷聯(lián)式慣性導(dǎo)航實(shí)時(shí)數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實(shí)時(shí)性、穩(wěn)定性要求，適應(yīng)了其高性能、低成本、低功耗的發(fā)展方向。

標(biāo)簽： FPGA DSP 導(dǎo)航計(jì)算機(jī)

上傳時(shí)間： 2013-04-24

上傳用戶：lishuoshi1996
基于FPGA的圖像處理算法研究及硬件設(shè)計(jì).rar

隨著圖像分辨率的越來越高，軟件實(shí)現(xiàn)的圖像處理無法滿足實(shí)時(shí)性的需求；同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門領(lǐng)域。本文在FPGA平臺(tái)上，用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計(jì)算單元，存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口，不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來進(jìn)行調(diào)試和運(yùn)行。在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略，通過性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高；通過結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。

標(biāo)簽： FPGA 圖像處理算法研究

上傳時(shí)間： 2013-07-29

上傳用戶：愛順不順
基于FPGA和DSP的車牌識(shí)別系統(tǒng)的硬件設(shè)計(jì)與實(shí)現(xiàn).rar

隨著交通工具的迅猛發(fā)展，智能交通系統(tǒng)(Intelligent TransportationSystems，簡(jiǎn)稱ITS)在交通管理中受到廣泛的關(guān)注。而在ITS中，車牌識(shí)別(LicensePlate Recognition，簡(jiǎn)稱LPR)是其核心技術(shù)。車牌識(shí)別系統(tǒng)主要由數(shù)據(jù)采集和車牌識(shí)別算法兩個(gè)部分組成。由于車牌清晰程度、攝像機(jī)性能、氣候條件等因素的影響，牌照中的字符可能出現(xiàn)不清楚、扭曲、缺損或污跡干擾，這都給識(shí)別造成一定難度。因此，在復(fù)雜背景中快速準(zhǔn)確地進(jìn)行車牌定位成為車牌識(shí)別系統(tǒng)的難點(diǎn)。本文研究和設(shè)計(jì)了一種集圖象采集，圖象識(shí)別，圖象傳輸?shù)扔谝惑w的實(shí)時(shí)嵌入式系統(tǒng)。該平臺(tái)包括硬件系統(tǒng)設(shè)計(jì)與應(yīng)用程序開發(fā)兩個(gè)方面，充分利用TI公司的C6000系列DSP強(qiáng)大的并行運(yùn)算能力、以及FPGA的靈活時(shí)序邏輯控制技術(shù)，從硬件方面實(shí)現(xiàn)系統(tǒng)的高速運(yùn)行。本文的主要工作有兩部分組成，具體如下： (1) 在硬件設(shè)計(jì)方面：實(shí)現(xiàn)由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車牌識(shí)別系統(tǒng)；設(shè)計(jì)并完成系統(tǒng)的原理圖和印制板圖；完成電路板調(diào)試，以及完成FPGA．在高速圖像采集中的veriIog應(yīng)用程序開發(fā)。 (2) 在軟件開發(fā)方面：完成Philips公司的SAA7113H的配置代碼開發(fā)，以及DSP底層的部分驅(qū)動(dòng)程序開發(fā)。該系統(tǒng)能夠?qū)崿F(xiàn)25幀每秒的數(shù)字視頻流圖像數(shù)據(jù)的輸出，并由FPGA負(fù)責(zé)完成一幅720×572數(shù)據(jù)量的圖像采集。DSP負(fù)責(zé)系統(tǒng)的嵌入式操作，包括系統(tǒng)的控制和車牌識(shí)別算法的實(shí)現(xiàn)。目前，嵌入式車牌識(shí)別系統(tǒng)硬件平臺(tái)已經(jīng)搭建成功，系統(tǒng)軟件代碼程序也已經(jīng)開發(fā)完成。本系統(tǒng)能夠?qū)崿F(xiàn)高速圖像采集、嵌入式操作與車牌識(shí)別算法、UART數(shù)據(jù)通信等功能，具有速度快、穩(wěn)定性高、體積小、功耗低等特點(diǎn)，為車牌識(shí)別算法提供一個(gè)較好的驗(yàn)證平臺(tái)。

標(biāo)簽： FPGA DSP 車牌識(shí)別系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶：yangbo69