筆記本硬件結構終極教程
標簽： 筆記本 硬件結構 教程
上傳時間： 2015-01-01
上傳用戶：jasson5678
臺灣硬件工程師15年layout資料
標簽： layout 硬件工程師
上傳時間： 2013-11-18
上傳用戶：asasasas
MP3播放器硬件電路設計實例
標簽： MP3 設計實例 播放器 硬件電路設計
上傳時間： 2013-12-31
上傳用戶：zczc
算法設計到硬件邏輯的實現 - 實驗練習與Verilog語法手冊
標簽： Verilog 算法設計 硬件 實驗
上傳時間： 2013-10-30
上傳用戶：012345
基于FPGA數字電壓表的設計 EDA是電子設計自動化（Electronic Design Automation）的縮寫，在20世紀60年代中期從計算機輔助設計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發展而來的。 EDA技術就是以計算機為工具，設計者在EDA軟件平臺上，用硬件描述語言VHDL完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設計正是用VHDL語言完成的 。此次設計采用的是Altera公司 的Quartus II 7.0軟件。本次設計的參考電壓為2.5V，精度為0.01V。此電壓表的設計特點為通過軟件編程下載到硬件實現，設計周期短，開發效率高。
標簽： FPGA 數字電壓表 報告
上傳時間： 2013-10-22
上傳用戶：Shaikh
中興通訊硬件一部巨作－信號完整性 近年來，通訊技術、計算機技術的發展越來越快，高速數字電路在設計中的運用越來 越多，數字接入設備的交換能力已從百兆、千兆發展到幾十千兆。高速數字電路設計對信 號完整性技術的需求越來越迫切。 在中、 大規模電子系統的設計中， 系統地綜合運用信號完整性技術可以帶來很多好處， 如縮短研發周期、降低產品成本、降低研發成本、提高產品性能、提高產品可靠性。 數字電路在具有邏輯電路功能的同時，也具有豐富的模擬特性，電路設計工程師需要 通過精確測定、或估算各種噪聲的幅度及其時域變化，將電路抗干擾能力精確分配給各種 噪聲，經過精心設計和權衡，控制總噪聲不超過電路的抗干擾能力，保證產品性能的可靠 實現。 為了滿足中興上研一所的科研需要， 我們在去年和今年關于信號完整性技術合作的基 礎上，克服時間緊、任務重的困難，編寫了這份硬件設計培訓系列教材的“信號完整性” 部分。由于我們的經驗和知識所限，這部分教材肯定有不完善之處，歡迎廣大讀者和專家 批評指正。 本教材的對象是所內硬件設計工程師， 針對我所的實際情況， 選編了第一章——導論、 第二章——數字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統設計， 相信會給大家帶來益處。同時，也希望通過我們的不懈努力能消除大家在信號完整性方面 的煩腦。 在編寫本教材的過程中，得到了沙國海、張亞東、沈煜、何廣敏、鐘建兔、劉輝、曹 俊等的指導和幫助，尤其在審稿時提出了很多建設性的意見，在此一并致謝！
標簽： 中興通訊 硬件 信號完整性 基礎知識
上傳時間： 2013-11-03
上傳用戶：奇奇奔奔
VerilogHDL硬件描述語言
標簽： VerilogHDL 硬件描述語言
上傳時間： 2013-11-06
上傳用戶：風行天下
硬件描述語言HDL的現狀與發展
標簽： HDL 硬件描述語言 發展
上傳時間： 2013-11-10
上傳用戶：sunshie
講述硬件描述語言的前世今生
上傳用戶：fanboynet
硬件描述語言Verilog教程
標簽： verilog_hdl 教程 硬件描述語言
上傳用戶：小火車啦啦啦
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strong id="uquoa"></strong>
