亚洲福利网站,亚洲天堂av图片,欧美色网一区二区

輔助電源

使用簡易閂鎖電路保護(hù)電源

設(shè)計(jì)時需要過一款簡單、低成本的閂鎖電路 (latch circuit) ？圖一顯示的就是這樣一款電路，基本上是一個可控矽整流器(SCR)，結(jié)合了一些離散組件，只需低成本的元件便可以提供電源故障保護(hù)。

標(biāo)簽： 閂鎖電路保護(hù)電源

上傳時間： 2013-11-11

上傳用戶：zq70996813
透過MOSFET電壓電流最佳化控制傳導(dǎo)性及輻射性EMI

經(jīng)由改變外部閘極電阻(gate resistors)或增加一個跨在汲極(drain)和源極(source)的小電容來調(diào)整MOSFET的di/dt和dv/dt，去觀察它們?nèi)绾螌MI產(chǎn)生影響。然後我們可了解到如何在效率和EMI之間取得平衡。我們拿一個有著單組輸出+12V/4.1A及初級側(cè)MOSFET AOTF11C60 (αMOSII/11A/600V/TO220F) 的50W電源轉(zhuǎn)接器(adapter)來做傳導(dǎo)性及輻射性EMI測試。

標(biāo)簽： MOSFET EMI 電壓電流控制

上傳時間： 2014-09-08

上傳用戶：swing
可替代整合型MOSFET的獨(dú)立元件

在電源設(shè)計(jì)中，工程人員時常會面臨控制 IC 驅(qū)動電流不足的問題，或者因?yàn)殚l極驅(qū)動損耗導(dǎo)致控制 IC 功耗過大。為解決這些問題，工程人員通常會採用外部驅(qū)動器。目前許多半導(dǎo)體廠商都有現(xiàn)成的 MOSFET 積體電路驅(qū)動器解決方案，但因?yàn)槌杀究剂浚こ處熗鶗x擇比較低價的獨(dú)立元件。

標(biāo)簽： MOSFET 獨(dú)立元件

上傳時間： 2013-11-19

上傳用戶：阿譚電器工作室
DDR記憶體電源

CMOS 邏輯系統(tǒng)的功耗主要與時脈頻率、系統(tǒng)內(nèi)各閘極輸入電容及電源電壓有關(guān)，裝置尺寸縮小後，電源電壓也隨之降低，使得閘極大幅降低功耗。這種低電壓裝置擁有更低的功耗和更高的運(yùn)作速度，因此系統(tǒng)時脈頻率可升高至 Ghz 範(fàn)圍。

標(biāo)簽： DDR 記憶體電源

上傳時間： 2013-10-14

上傳用戶：immanuel2006
折衷選擇輸入電容鏈波電流的線壓范圍

透過增加輸入電容，可以在獲得更多鏈波電流的同時，還能藉由降低輸入電容的壓降來縮小電源的工作輸入電壓範(fàn)圍。這會影響電源的變壓器圈數(shù)比以及各種電壓與電流應(yīng)力(current stresscurrent stress current stresscurrent stress current stress current stress )。電容鏈波電流額定值越大，應(yīng)力越小，電源效率也就越高。

標(biāo)簽： 輸入電容電流

上傳時間： 2013-11-11

上傳用戶：jelenecheung
開關(guān)電源設(shè)計(jì)實(shí)例和開關(guān)電源調(diào)試基礎(chǔ)

開關(guān)電源設(shè)計(jì)資料

標(biāo)簽： 開關(guān)電源設(shè)計(jì)實(shí)例調(diào)試

上傳時間： 2013-11-08

上傳用戶：李哈哈哈
克服能量采集無線感測器設(shè)計(jì)挑戰(zhàn)

無線感測器已變得越來越普及，短期內(nèi)其開發(fā)和部署數(shù)量將急遽增加。而無線通訊技術(shù)的突飛猛進(jìn)，也使得智慧型網(wǎng)路中的無線感測器能夠緊密互連。此外，系統(tǒng)單晶片(SoC)的密度不斷提高，讓各式各樣的多功能、小尺寸無線感測器系統(tǒng)相繼問市。儘管如此，工程師仍面臨一個重大的挑戰(zhàn)：即電源消耗。

標(biāo)簽： 能量采集無線感測器

上傳時間： 2013-10-30

上傳用戶：wojiaohs
6位數(shù)微電腦型計(jì)數(shù)器（72*72mm）

特點(diǎn) 最高輸入頻率 10KHz 計(jì)數(shù)速度 50/10000脈波/秒可選擇四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算) 90度相位差加減算具有提高解析度4倍功能輸入脈波具有預(yù)設(shè)刻度功能前置量設(shè)定功能(二段設(shè)定)可選擇數(shù)位化指撥設(shè)定操作簡易計(jì)數(shù)暫時停止功能 3組報警功能 2:主要規(guī)格脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發(fā)電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <10KHz (up,down,up/down mode) <5KHz (quadrature mode) 輸出動作時間 : 0.1 to 99.9 second adjustable 輸出復(fù)歸方式: Manual(N) or automatic (R or C) can be modif 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 顯示幕: Red high efficiency LEDs high 9.2mm (.36") 參數(shù)設(shè)定方式: Touch switches 感應(yīng)器電源: 12VDC +/-3%(<60mA) ( 感應(yīng)器電源 ) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001

標(biāo)簽： 72 mm 微電腦計(jì)數(shù)器

上傳時間： 2013-11-12

上傳用戶：909000580
微電腦型類比隔離傳送器

特點(diǎn) 精確度0.1%滿刻度可輸入交直流電流/交直流電壓/電位計(jì)/傳送器...等信號 16 BIT類比輸出功能輸入與輸出絕緣耐壓2仟伏特/1分鐘寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高 2主要規(guī)格精確度: 0.1% F.S. (23 ±5℃) 顯示值范圍: 0-±19999 digit adjustable 類比輸出解析度: 16 bit DAC 輸出反應(yīng)速度: < 250 ms (0-90%)(>10Hz) 輸出負(fù)載能力: < 10mA for voltage mode < 10V for current mode 輸出之漣波: < 0.1% F.S. 歸零調(diào)整范圍: 0- ±9999 Digit adjustable 最大值調(diào)整范圍: 0- ±9999 Digit adjustable 溫度系數(shù): 50ppm/℃ (0-50℃) 顯示幕: Red high efficiency LEDs high 10.16mm (0.4") 隔離特性: Input/Output/Power/Case 參數(shù)設(shè)定方式: Touch switches 記憶方式: Non-volatile E2PROM memory 絕緣抗阻: >100Mohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-60℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) 安裝方式: Socket/plugin type with barrier terminals CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001

標(biāo)簽： 微電腦隔離傳送器

上傳時間： 2014-01-05

上傳用戶：eastgan
pcb layout design(臺灣硬件工程師15年經(jīng)驗(yàn)

PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時間： 2013-11-17

上傳用戶：cjf0304