亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

針對(duì)嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法

針對(duì)嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時(shí)可提供MII接口，可并通過(guò)外接以太網(wǎng)物理層（PHY）芯片來(lái)實(shí)現(xiàn)網(wǎng)絡(luò)接入\r\n

標(biāo)簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層

上傳時(shí)間： 2013-08-18

上傳用戶：青春給了作業(yè)95

設(shè)計(jì)出優(yōu)秀fpga程序的十條戒律

設(shè)計(jì)出優(yōu)秀fpga程序的十條戒律，設(shè)計(jì)指導(dǎo)

標(biāo)簽： fpga 程序

上傳時(shí)間： 2013-09-04

上傳用戶：yjj631

IC封裝製程簡(jiǎn)介(IC封裝制程簡(jiǎn)介)

半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類別，圖一中不同類別的英文縮寫(xiě)名稱原文為   PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array         雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。    從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。   圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。     半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。

標(biāo)簽： 封裝 IC封裝 制程

上傳時(shí)間： 2014-01-20

上傳用戶：蒼山觀海

低成本單進(jìn)三出逆變器設(shè)計(jì)經(jīng)驗(yàn)總結(jié)

介紹了一款低成本單進(jìn)三出逆變器的設(shè)計(jì)經(jīng)驗(yàn)，硬件成本控制在60元人民幣以內(nèi)時(shí)，可驅(qū)動(dòng)1 kW以下的三相籠式異步電機(jī)。總結(jié)了經(jīng)過(guò)近百多次的修改后得到的較為成熟的電路的設(shè)計(jì)要點(diǎn)，包括微處理器，功率器件，半橋驅(qū)動(dòng)，過(guò)流保護(hù)，控制方法，試驗(yàn)結(jié)果等方面的內(nèi)容。用該電路實(shí)現(xiàn)的變頻調(diào)速可以因低成本而大大擴(kuò)展其應(yīng)用范圍，稍加修改后可用于直流無(wú)刷電機(jī)的驅(qū)動(dòng)。

標(biāo)簽： 逆變器 設(shè)計(jì)經(jīng)驗(yàn)

上傳時(shí)間： 2013-11-11

上傳用戶：Jesse_嘉偉

低成本單進(jìn)三出逆變器設(shè)計(jì)經(jīng)驗(yàn)總結(jié)

介紹了一款低成本單進(jìn)三出逆變器的設(shè)計(jì)經(jīng)驗(yàn)，硬件成本控制在60元人民幣以內(nèi)時(shí)，可驅(qū)動(dòng)1 kW以下的三相籠式異步電機(jī)。總結(jié)了經(jīng)過(guò)近百多次的修改后得到的較為成熟的電路的設(shè)計(jì)要點(diǎn)，包括微處理器，功率器件，半橋驅(qū)動(dòng)，過(guò)流保護(hù)，控制方法，試驗(yàn)結(jié)果等方面的內(nèi)容。用該電路實(shí)現(xiàn)的變頻調(diào)速可以因低成本而大大擴(kuò)展其應(yīng)用范圍，稍加修改后可用于直流無(wú)刷電機(jī)的驅(qū)動(dòng)。

標(biāo)簽： 逆變器 設(shè)計(jì)經(jīng)驗(yàn)

上傳時(shí)間： 2013-11-04

上傳用戶：alibabamama

DDR記憶體電源

CMOS 邏輯系統(tǒng)的功耗主要與時(shí)脈頻率、系統(tǒng)內(nèi)各閘極輸入電容及電源電壓有關(guān)，裝置尺寸縮小後，電源電壓也隨之降低，使得閘極大幅降低功耗。這種低電壓裝置擁有更低的功耗和更高的運(yùn)作速度，因此系統(tǒng)時(shí)脈頻率可升高至 Ghz 範(fàn)圍。

標(biāo)簽： DDR 記憶體 電源

上傳時(shí)間： 2013-10-14

上傳用戶：immanuel2006

從PCB中畫(huà)出原理圖

從PCB中畫(huà)出原理圖的方法

標(biāo)簽： PCB 原理圖

上傳時(shí)間： 2013-11-21

上傳用戶：南國(guó)時(shí)代

創(chuàng)意激發(fā)與創(chuàng)新專題期末報(bào)告--能彈出插頭之延長(zhǎng)線

設(shè)計(jì)概念：拔起插頭總要費(fèi)盡力氣才能拔起，且當(dāng)延長(zhǎng)線插卒插滿頭時(shí)時(shí)，想拔出其中一個(gè)，的確很不方便，電線容易受外力扯斷，所以想做出一個(gè)方便插拔的延長(zhǎng)線。

標(biāo)簽： 創(chuàng)意 創(chuàng)新 報(bào)告 延長(zhǎng)線

上傳時(shí)間： 2013-10-10

上傳用戶：hjshhyy

HT45R37 使用SPI 進(jìn)行資料傳輸?shù)姆椒?/a>

標(biāo)簽： 45R R37 SPI HT

上傳時(shí)間： 2013-11-22

上傳用戶：lz4v4

WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案

WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs

標(biāo)簽： Xilinx FPGA 409 DSP

上傳時(shí)間： 2013-11-07

上傳用戶：defghi010