永磁同步發電機由于一系列高效節能的優點，在工農業生產、航空航天、國防和日常生活中得到廣泛應用，并且受到許多學者的關注，其研究領域主要涉及永磁同步發電機的設計、精確性能分析、控制等方面。 本課題作為國家自然科學基金項目《無刷無勵磁機諧波勵磁的混合勵磁永磁電機的研究》的課題，主要研究永磁電機的電磁場空載和負載計算，求出永磁電機的電壓波形和電壓調整率，為分段式轉子的混合勵磁永磁電機的研究奠定基礎，主要做了以下工作： 首先介紹了永磁同步發電機的基本原理，包括永磁同步發電機的結構形式和永磁同步發電機的運行性能，采用傳統解析理論給出了電壓調整率的計算方法及外特性的計算模型；然后用有限元ANSYS對永磁同步發電機樣機進行實體建模，經過定義分配材料、劃分網格、加邊界條件和載荷、求解計算等，得到矢量磁位Az、磁場強度H、磁感應強度B等結果，直觀地看出電機內部的磁場分布情況。 其次根據電磁場計算結果，應用齒磁通法對其進行后處理。該方法求解轉子在一個齒距內不同位置處的磁場，以定子齒的磁通為計算單位，根據繞組與齒的匝鏈關系，計算出磁鏈隨時間的變化，進而得到永磁同步發電機空、負載時電壓大小及波形。通過計算結果寫實驗結果對比，驗證了齒磁通法的正確性，為計算永磁同步發電機各種性能特性提供有力工具。 最后，基于齒磁通法對永磁同步發電機的外特性進行了深入研究，定量分析了結構參數對外特性的影響規律，提出了有效降低電壓調整率的方法的是：增加氣隙長度g的同時，適當增加永磁體的磁化方向的長度hm；此外，要盡量的減少每相串聯匝數N和增大導線面積以減小阻抗參數。通過改變電機的結構參數，對其電磁場進行計算，找到永磁電機電壓調整率的變化規律，為加電勵磁的混合勵磁永磁電機做準備，達到穩定輸出電壓的目的。
上傳時間： 2013-04-24
上傳用戶：15853744528
以諧波抑制，無功補償為主要功能的有源電力濾波器的基本理論已經成熟，但是市場尚無成熟的諧波有源抑制產品，同時電網諧波問題日益突出，因此需要對有源電力濾波器進行產業化應用研究。并聯有源電力濾波器以其安裝、維護方便，成為商用化產品的主流。所以本文針對并聯有源電力濾波器，展開產業化應用研究。 本文研究工作首先由如下工程問題引出：并聯有源電力濾波器在補償辦公樓電氣負載產生的諧波電流時，會出現諧波放大現象。辦公樓電氣負載主要是計算機、開關電源、不間斷電源、電壓型變頻器等，這些都是電壓型諧波源．本文以電容濾波型整流電路（電壓型諧波源）的分析作為切入點，基于“分段線性化”方法，對并聯有源電力濾波器補償電容濾波型整流負載進行了穩態分析，得到系統的電流和電壓波形，進而獲得其頻譜特性。通過本文所述穩態分析方法，可以從理論上理解并聯有源電力濾波器補償電容濾波型整流負載的工作過程，對有源電力濾波器的應用研究具有重要的理論和實際意義。 本文在分析辦公樓負載電氣特性的基礎上，建立了有源電力濾波器補償容性負載的簡化模型，依據該模型分析了負載中容性元件的電容值與諧波電流放大之間的關系；為了克服諧波放大現象，本文首先通過負載電流采樣環節后加裝濾波器的方式，將電流諧振頻率分量從采樣值中濾除，雖然達到了抑制諧波放大的目的，但是由于延時的引入，使得補償后網側電流畸變率（THD）急劇升高；然后根據這一思路，采用基于快速傅立葉變換（FFT）的有選擇諧波補償方法將電流諧振頻率分量從負載電流采樣值中濾除，使得系統在諧振頻率處變為開環控制，使系統穩定。經過對辦公樓負載的實際并網諧波補償實驗證明基于FFT的有選擇諧波補償方法對于抑制諧波放大是有效的。本創新點的研究工作對于實際工程應用具有參考價值。 為了滿足大容量的諧波抑制要求，本文提出了模塊化有源電力濾波器并聯補償方案，該方案的特點是模塊化結構及N+1冗余并聯控制策略、主從總線結構及主機產生、負載電流檢測方案以及并聯均流策略。主機產生及負載電流檢測是這一并聯方案的突出特點，體現了本文的創新性工作。本文還對多模塊并聯系統進行了建模和穩定性研究；依據模塊化并聯補償方案，在省科技計劃重點項目的支持下，對有源電力濾波器進行產業化研究，從項目方案、設計、器件選型，樣機調試、滿功率運行及性能檢測、樓宇負載與工業負載的實際并網實驗，直至工業樣機定型，對有源電力濾波器的產業化應用研究起了較大的推進作用，支撐項目目前已經有定型的工業化產品推出。 全文圍繞上述三個方面展開，章節分排如下：（1）第一章從實際應用角度，總結闡述了有源電力濾波技術在諧波檢測、電流跟蹤控制、拓撲結構三個方面的研究進展；（2）第二章對并聯有源電力濾波器補償電容濾波型整流負載進行了穩態分析；（3）第三章分析了有源電力濾波器補償容性負載時出現的諧波放大現象，并利用FFT方法使得系統在諧振頻率處變為開環控制，達到抑制諧波放大的目的；（4）第四章、第五章提出有源電力濾波器模塊化并聯方案，并詳細說明了模塊化并聯系統的設計和實驗；（5）第六章對全文進行了總結，并對今后的研究工作進行了展望。
上傳時間： 2013-04-24
上傳用戶：JANEM
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
共模電感器和差模電感器系列規格書
上傳時間： 2013-07-15
上傳用戶：也一樣請求
極值型中值濾波算法在高噪聲率下的濾波效果不是很好，主要原因有以下兩個：首先，濾波窗口中過多的噪聲點會使窗口中的點在排序時產生中值偏移；其次是高噪聲率環境下，可能序列中值本身就是是噪聲點。對此，本文提出
上傳時間： 2013-06-26
上傳用戶：小小小熊
建立在數據率轉換技術之上的寬帶數字偵察接收機要求能夠實現高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數據率轉換技術是寬帶數字偵察接收機關鍵技術之一，是解決寬帶數字接收機中前端高速ADC采樣的高速數據流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術以及帶通濾波，即寬帶數字下變頻技術，是實現數據率轉換系統的關鍵技術。本文首先介紹了寬帶數字偵察接收關鍵技術之一的數據率轉換技術，著重研究了快速、高精度雙信號測頻算法以及實驗系統硬件實現。論文主要工作如下： (1)分析了現代電子偵察環境下的信號特征，指出寬帶數字接收機必須滿足寬監視帶寬、流水作業以及近實時的響應時間。給出了一種頻率引導式的數字接收機方案，簡要介紹這種接收機的關鍵技術——快速、高精度頻率估計以及高效的數據率轉換。 (2)介紹了FFT技術在測頻算法中的應用，比較了FFT專用芯片及其優點和缺點，指出為了滿足實時處理要求，必須選用FPGA設計FFT模塊。 (3)在分析常規的插值算法基礎上，提出了一種單信號的快速插值頻率估計方法，只需三個FFT變換系數的實部構造頻率修正項，計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關理論，提出了結合FFT和自相關的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度，以此頻率對信號解調并對消該頻率成分，最后利用自相關理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術，研究了信號平方與FFT結合的雙信號頻率估計算法。根據信號中兩頻率分量的幅度比，只需一次一維平方信號譜峰搜索，就可以得到雙信號的和頻與差頻分量的估計值，并利用插值技術提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率，且容易地擴展到復信號，FPGA硬件實現容易。 (6)基于現代譜分析理論，研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數估計雙正弦信號頻率之和的同時，利用FFT快速測頻算法估計其中強信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達雙信號頻率估計的FPGA硬件實現架構，并進行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統的硬件設計方案，給出了快速測頻及帶寬估計模塊設計。
上傳時間： 2013-06-02
上傳用戶：youke111
數字式π/4-DQPSK是一種線性窄帶調制技術，具有頻譜利用率高、頻譜特性好、抗衰落性能強、可用非相干解調等突出特點。在移動通信、衛星通信中得到廣泛應用。 本文介紹了π/4-DQPSK調制解調的基本原理和各個模塊的設計實現；完成了調制解調算法的Matlab仿真設計；采用VHDL硬件描述語言在Xilinx公司的ISE5.2開發環境下設計實現各個模塊，通過了時序仿真，實現了正確解調；分析了在實現過程中，采用1bit差分檢測了誤碼率。文章由推出的誤碼率表達式得到靜態高斯噪聲下，信噪比為16dB時誤碼率可達10-8。用Protel99SE進行PCB板設計，完成程序下載進FPGA芯片以及電路調試，其輸入符號速率200kbps，調制中頻455kHz。測試結果驗證了程序的正確，實現了π/4-DQPSK調制解調系統完成預定的目標。
上傳時間： 2013-04-24
上傳用戶：June
JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準，其優良的壓縮特性使得它將具有廣泛的應用領域。JPEG2000算法非常復雜，圖像編碼過程占用了大量的處理器時間開銷和內存開銷，因而通過對JPEG2000算法進行優化并采用硬件電路來實現JPEG2000標準的部分或全部內容，對加快編碼速度從而擴展其應用領域有重要的意義。 本文的研究主要包括兩方面的內容，其一是JPEG2000算術編碼器算法的研究與硬件設計，其二是JPEG2000碼率控制算法的研究與優化算法的設計。在研究算術編碼器過程中，首先研究了JPEG2000中基于上下文的MQ算術編碼器的編碼原理和編碼流程，之后采用有限狀態機和二級流水線技術，并在不影響關鍵路徑的情況下通過對算術編碼步驟優化采用硬件描述語言對算術編碼器進行了設計，并通過了功能仿真與綜合。實驗證明該設計不但編碼速度快，而且流水線短，硬件設計的復雜度低且易于控制。 在研究碼率控制算法過程中，首先結合率失真理論建立了算法的數學模型，并驗證了該算法的有效性，之后深入分析了該數學模型的實現流程，找出影響算法效率的關鍵路徑。在對算法優化時采用黃金分割點算法代替原來的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明，采用優化算法在增加少量系統資源的情況下使得計算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現，又提出了一種失真更低的比特分配方案，即按照“失真/碼長”值從大到小通道編碼順序進行編碼，通過對該算法的仿真驗證，得出在固定碼率條件下新算法將產生更少的失真。
上傳時間： 2013-07-13
上傳用戶：long14578
數字圖像的壓縮是解決圖像數據量大、存儲和傳輸困難的基本措施。圖像壓縮的方法很多，一般可分為有損壓縮和無損壓縮兩大類。有損壓縮允許一定程度的信息丟失，在滿足實際應用的條件下能夠取得較高的壓縮比；無損壓縮不允許信息丟失，但是壓縮比難以提高。在醫學圖像、遙感圖像等應用領域，對于圖像的壓縮比和失真度都有著較高要求，因此需要采用近無損壓縮的方法。近無損壓縮是有損壓縮和無損壓縮的一個折衷，允許一定的失真，能夠獲得高保真還原圖像的同時，得到比無損壓縮更高的壓縮比。 JPEG-LS是連續色調靜止圖像無損和近無損壓縮的國際標準，算法復雜度低，壓縮性能優越，但是JPEG-LS對不同圖像壓縮時壓縮比不可控制。本文在研究JPEG-LS近無損圖像壓縮算法的基礎上，針對具體應用背景，提出了一種基于塊的近無損壓縮方法。進一步利用圖像局部紋理特性分析，對不同特性的區域容忍不同的信息丟失程度，實現了對圖像壓縮的碼率控制。針對某工程應用中的具體要求，我們以FPGA為平臺，采用Verilog HDL語言對改進算法進行了硬件實現。 實驗結果證明，這種基于塊的具有碼率控制的近無損圖像壓縮算法，在實現較為精確的碼率控制的同時，能夠獲得較高的還原圖像質量，而且硬件實現復雜度低，能夠滿足對圖像的實時壓縮要求。
上傳時間： 2013-06-18
上傳用戶：zzbbqq99n
本文的設計采用FPGA來實現π/4DQPSK調制解調。采用π/4DQPSK的調制解調方式是基于頻帶利用率、誤比特率(即抗噪性)和實現復雜性等綜合因素的考慮；采用FPGA進行實現是考慮到高速的數據處理以及AD和DA的高速采樣。 本課題主要包含以下幾個方面的研究： 首先對π/4DQPSK技術的應用發展情況做簡單介紹，并對其調制解調原理進行了詳細的闡述。在理解原理的基礎上，將調制解調進行模塊化劃分，提出了實現的思路和方法。其中包括串并轉換，差分相位編碼，內插，成形濾波器，正交調制，帶通濾波器及希爾伯特變換，解調，位同步，載波同步，差分相位解碼。 其次在FPGA上實現了π/4DQPSK的大部分模塊。其中調制端的各個模塊的功能都已經實現，并綜合在一起，下載到開發板上進行了在線仿真。其中成形濾波器的設計大大降低了FPGA的資源開銷，是本次設計的創新；解調端對載波同步和位同步提出了設計思路，具體的實現還需要進一步的研究；接口電路的測試和在線仿真已經完成。 最后提出了硬件實現的方案以及三種芯片的選型與設計，給出了簡要的電路圖和時序圖。
上傳時間： 2013-08-03
上傳用戶：fzy309228829
