日韩欧美精品综合,美女视频免费精品,午夜一区二区三区视频

轉(zhuǎn)化器

LDPC碼編碼器FPGA實現(xiàn)研究

LDPC(低密度奇偶校驗碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關鍵技術。LDPC碼應用于實際通信系統(tǒng)是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現(xiàn)的前提下，結合連續(xù)相位MSK調(diào)制，滿足歸一化信噪比SNR=2dB時，系統(tǒng)誤碼率低于10-4。根據(jù)課題背景，本文主要研究基于FPGA的LDPC編碼器設計與實現(xiàn)。 LDPC碼的編碼復雜度往往與其幀長的平方成正比，編碼復雜度大，成為編碼硬件實現(xiàn)的一個障礙；論文針對實際系統(tǒng)的預期指標，通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數(shù)仿真分析，基于1/2碼率，1024和2048兩種幀長，設計了三種編碼器的備選方案，分別為直接下三角編碼器，串行準循環(huán)編碼器和二階準循環(huán)編碼器。對于每種編碼器，分別設計了其整體結構，并對每種編碼器的功能模塊進行深入研究，設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真；根據(jù)時序仿真結果和綜合報告對三種編碼方案進行比較，最終選擇串行準循環(huán)編碼器作為硬件實現(xiàn)的編碼方案。最后，在FPGA中硬件實現(xiàn)了串行準循環(huán)編碼器并對其進行測試，利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現(xiàn)性。

標簽： LDPC FPGA 編碼器實現(xiàn)研究

上傳時間： 2013-08-02

上傳用戶：林魚2016
LDPC碼譯碼器FPGA實現(xiàn)研究

LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術的發(fā)展，目前，LDPC碼已經(jīng)被多個通信系統(tǒng)定為信道編碼方案，并被應用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過程中所涉及的數(shù)據(jù)量龐大，譯碼時序控制復雜，如何實現(xiàn)LDPC碼譯碼器成為了人們研究的重點。論文以基于FPGA實現(xiàn)LDPC碼譯碼器為研究目標，主要對譯碼算法選擇、譯碼數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證，選出適合硬件實現(xiàn)的譯碼方案。結合通信系統(tǒng)，對譯碼算法進行仿真分析，確定了譯碼算法的各個參數(shù)值和譯碼量化方案。在系統(tǒng)仿真分析論證的基礎之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語言編寫譯碼功能模塊，并基于FPGA實現(xiàn)了固定譯碼長度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證，最后模擬通信系統(tǒng)完成了譯碼器的硬件測試。

標簽： LDPC FPGA 譯碼器實現(xiàn)研究

上傳時間： 2013-04-24

上傳用戶：1234567890qqq
基于FPGA的OFDM調(diào)制解調(diào)器的設計與實現(xiàn)

正交頻分復用(OFDM)技術是一種多載波數(shù)字調(diào)制技術，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術。本文首先描述了OFDM技術的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關鍵技術等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術的巨大優(yōu)勢；然后針對OFDM中的信道估計技術，深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論，在此基礎上詳細研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法，并利用Matlab做了相應的仿真比較，驗證了它們的有效性。而后，在Matlab中應用Simulink工具構建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進行了仿真，并給出了數(shù)據(jù)曲線，通過分析結果可正確評價OFDM系統(tǒng)在多個方面的性能。在綜合了OFDM的系統(tǒng)架構和仿真分析之后，設計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設計，詳細介紹了各個模塊的設計和實現(xiàn)過程，并給出了相應的仿真波形和參數(shù)說明。其中，針對定點運算的局限性，為系統(tǒng)設計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優(yōu)化和設計實現(xiàn)，針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設計方案，使之運用于OFDM基帶處理系統(tǒng)當中并加以實現(xiàn)，結果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進行了系統(tǒng)調(diào)試與性能分析，證明了設計的可行性。綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設計、仿真和實現(xiàn)。本設計為OFDM通信系統(tǒng)的進一步改進提供了大量有用的數(shù)據(jù)。

標簽： FPGA OFDM 調(diào)制解調(diào)器

上傳時間： 2013-04-24

上傳用戶：vaidya1bond007b1
基于FPGA的Turbo碼編譯碼器研究與實現(xiàn)

本文以Turbo碼編譯碼器的FPGA實現(xiàn)為目標，對Turbo碼的編譯碼算法和用硬件語言將其實現(xiàn)進行了深入的研究。首先，在理論上對Turbo碼的編譯碼原理進行了介紹，確定了Max-log-MAF算法的譯碼算法，結合CCSDS標準，在實現(xiàn)編碼器時，針對標準中給定的幀長、碼率與交織算法，以及偽隨機序列模塊與幀同步模塊，提出了相應解決方案；而在相應的譯碼器設計中，采用了FPGA設計中“自上而下”的設計方法，權衡硬件實現(xiàn)復雜度與處理時延等因素，優(yōu)先考慮面積因素，提高元件的重復利用率和降低電路復雜度，來實現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個系統(tǒng)分割成不同的功能模塊，分別闡述了實現(xiàn)過程。然后，基于Verilog HDL 設計出12位固點數(shù)據(jù)的Turbo編譯碼器以及仿真驗證平臺，與用Matlab語言設計的相同指標的浮點數(shù)據(jù)譯碼器進行性能比較，得到該設計的功能驗證。最后，研究了Tuxbo碼譯碼器幾項最新技術，如滑動窗譯碼，歸一化處理，停止迭代技術結合流水線電路設計，將改進后的譯碼器與先前設計的譯碼器分別在ISE開發(fā)環(huán)境中針對目標器件xilinx Virtex-Ⅱ500進行電路綜合，證實了這些改進技術能有效地提高譯碼器的吞吐量，減少譯碼時延和存儲器面積從而降低功耗。

標簽： Turbo FPGA 編譯碼器

上傳時間： 2013-04-24

上傳用戶：haohaoxuexi
基于FPGA的數(shù)字下變頻器

本文設計和實現(xiàn)了基于FPGA的數(shù)字下變頻器DDC，用于寬帶數(shù)字中頻軟件無線電接收機中。采用自上向下的模塊化設計方法，將DDC的功能劃分為基本單元，實現(xiàn)這些功能模塊并組成模塊庫。在具體應用時，優(yōu)化配置各個模塊來滿足具體無線通信系統(tǒng)性能的要求。這樣做比傳統(tǒng)ASIC數(shù)字下變頻器具有更好的可編程性和靈活性，從而滿足不同的工程設計需求。首先闡述了軟件無線電中關鍵的數(shù)字信號處理技術，包括中頻處理中的下變頻技術、抽取技術以及帶通采樣技術。利用MATLAB的Simulink完成了對系統(tǒng)的設計與仿真，驗證了設計的正確性。之后用QuartusII進行了基于FPGA抽取濾波器和NCO等關鍵模塊的設計，編譯后進行了時序仿真，最后在PCB板上實現(xiàn)了實際電路并應用于工程項目中。

標簽： FPGA 數(shù)字下變頻

上傳時間： 2013-08-05

上傳用戶：lishuoshi1996
基于FPGA的調(diào)制解調(diào)器

當今電子系統(tǒng)的設計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設計是以知識產(chǎn)權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發(fā)調(diào)制解調(diào)器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。在SOPC技術開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進一步提高了開發(fā)效率。在進行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。

標簽： FPGA 調(diào)制解調(diào)器

上傳時間： 2013-05-28

上傳用戶：koulian
基于FPGA模型化設計的雷達信號

隨著現(xiàn)場可編程門陣列(FPGA)在工業(yè)中的廣泛應用，使得基于FPGA數(shù)字信號處理的實現(xiàn)在雷達信號處理中有著重要地位。模型化設計是一種自頂向下的面向FPGA的快速原型驗證法，它不僅降低了FPGA設計門檻，而且縮短了開發(fā)周期，提高了設計效率。這使得FPGA模型化設計成為了FPGA系統(tǒng)設計的發(fā)展趨勢。本文針對常見雷達信號處理模塊的FPGA模型化實現(xiàn)，在以下幾個方面展開研究：首先對基于FPGA的模型化設計方法進行了研究，給出了模型化設計方法的發(fā)展現(xiàn)狀和趨勢，并對本文中使用的模型化設計方法的軟件工具System Generator和AccelDSP進行了介紹。其次使用這兩種軟件工具對FIR濾波器進行了模型化設計并同RTL(寄存器傳輸級)設計方法進行對比，全面分析了模型化設計方法和RTL設計方法的優(yōu)缺點。然后在簡明闡述雷達信號處理原理的基礎上，使用System Generator對數(shù)字下變頻(DDC)、脈沖壓縮、動目標顯示(MTI)及恒虛警(CFAR)處理等雷達信號處理模塊進行了自頂向下的模型化設計。在Simulink中進行了功能仿真驗證，生成了HDL代碼，并在Xilinx FPGA中進行了RTL的時序仿真分析。關鍵詞：雷達信號處理 FPGA 模型化設計 System Generator AccelDSP

標簽： FPGA 模型雷達信號

上傳時間： 2013-07-25

上傳用戶：zhangsan123
面向艦艇通用數(shù)據(jù)采集的協(xié)議轉(zhuǎn)換器的設計與測試

針對目前艦艇系統(tǒng)通用數(shù)據(jù)采集需要，設計了一種基于DSP的協(xié)議轉(zhuǎn)換器。克服了目前由于艦艇作戰(zhàn)系統(tǒng)使用接口協(xié)議多樣而造成通用性差的問題。通過在實驗室環(huán)境下的組建數(shù)據(jù)采集系統(tǒng)并進行性能測試，證明該協(xié)議轉(zhuǎn)換器能滿足現(xiàn)階段艦艇多接口數(shù)據(jù)采集的要求，新研制或改進的數(shù)據(jù)采集系統(tǒng)能滿足高度通用化的需要。

標簽： 艦艇協(xié)議轉(zhuǎn)換器測試通用數(shù)據(jù)

上傳時間： 2013-10-28

上傳用戶：ls530720646
基于FPGA的全新數(shù)字化PCM中頻解調(diào)器設計

為了對中頻PCM信號進行直接解調(diào)，提出一種全新的數(shù)字化PCM中頻解調(diào)器的設計方法。在實現(xiàn)過程中，采用大規(guī)模的FPGA芯片對位幀同步器進行了融合，便于設備的集成化和小型化。這種新型的中頻解調(diào)器比傳統(tǒng)的基帶解調(diào)器具有硬件成本低和誤碼率低等優(yōu)點。

標簽： FPGA PCM 數(shù)字化中頻

上傳時間： 2013-12-20

上傳用戶：jiangxiansheng
三相SPWM逆變器的調(diào)制建模和仿真

簡單介紹了三相SPWM逆變器的組成和工作原理，通過計算機對三相SPWM逆變器進行Matlab/Simulink建模和仿真，研究逆變電路的輸入輸出及其特性。仿真分析經(jīng)逆變后得到的電壓電流的特性。通過運用Matlab/Simulink和Power System Block（PSB）電力系統(tǒng)模塊集工具箱仿真環(huán)境，對電路進行建模、計算和仿真分析。MATLAB軟件中的Simulink，是為數(shù)不多的完全滿足這些條件和要求的軟件。并且憑借他在科學計算方面的天然優(yōu)勢建立了從設計構思到最終實現(xiàn)設計要求的可視化橋梁。被廣泛應用于線性系統(tǒng)、非線性系統(tǒng)及數(shù)字信號處理的建模和仿真中。

標簽： SPWM 三相逆變器調(diào)制

上傳時間： 2013-11-12

上傳用戶：yulg