現代信息技術的迅猛發展，使得圖像處理方面的研究與應用，尤其是實時圖像處理引起了更廣泛的關注。近年來，隨著嵌入式和DSP技術的不斷發展，數字信號處理領域的理論研究成果被逐漸應用到實際系統中，從而推動了新理論的產生和應用，對圖像處理等領域的技術發展起到了十分重要的作用。可見，研究如何將ARM和DSP雙處理器結構應用于實時圖像處理系統的新方法有著非常重要的理論價值和應用價值。本文主要研究內容如下： 1.分析了實時圖像處理領域的最新發展，得出了以ARM和DSP分別作為實時圖像處理系統核心的優勢和劣勢，結合本課題實時性，高效性和便攜性的特點，設計一個以ARM+DSP雙處理器為核心的通用實時圖像處理系統，并通過增加或裁剪可以廣泛應用于圖像處理和圖像識別領域。 2.掌紋識別技術是繼指紋識別和虹膜識別后人體生物特征識別領域中最新的研究方向，正處在不斷的研究和探索階段。在論文中，介紹了以ARM+DSP雙處理器為核心的通用實時圖像處理系統和掌紋識別技術相融合的實例，構成最基本的脫機掌紋識別系統，給出了系統的組成和運行的基本流程，實現最基本的識別功能，降低成本，提升實時掌紋識別系統的性能。 3.具體設計中，在對兩種系統組成方案經過比較后，選擇了基于TI公司的TMS320VC5470雙核處理器為核心，根據TMS320VC5470芯片的特點，對系統平臺的硬件原理進行設計，擴充了進行研究所需的片外RAM，ROM(Flash)，人機接口電路，外圍接口電路，仿真接口JTAG等。隨后根據原理圖所需器件，選擇相對應的封裝形式，設計8層印刷電路板，對BGA封裝形式芯片的扇出方式，布線規則以及高速數字電路與高速PCB設計中涉及的信號完整性問題予以重點研究，較好解決了高密度BGA封裝集成電路的布線及其電磁兼容性問題。除此之外，在軟件設計方面，討論了針對TMS320VC5470系統脫離主機開發環境成為獨立系統時雙核Bootload的實現、雙核間通訊及程序固化到FLASH中的方法。 本文所做的創新工作是將ARM和DSP有效的相結合，使他們在實時圖像處理系統中發揮各自的優勢，克服自身的劣勢，提升了實時圖像處理系統的性能，縮小了體積，節約了成本；并基于上述研究成果，將該ARM+DSP實時圖像處理系統和最新的掌紋識別的原理相結合，構成了手持式掌紋識別系統，對于實時掌紋識別技術的研究有著非常重要意義。
標簽： ARMDSP 實時圖像 處理系統
上傳時間： 2013-07-31
上傳用戶：muyehuli
隨著科學技術的發展與公共安全保障需求的提高，視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H．264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統，在穩定性、功能、成本與擴展性等方面都有著突出的優勢，具有重要的學術意義與實用意義， 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問，接收編碼數據，使用H．264解碼算法重建圖像并實時顯示，使監控人員有效地掌握現場情況， 在嵌入式圖像服務器設計階段，本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統，采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統，闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計，采用μC/OS-Ⅱ進行多任務的管理與調度， H．264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H．264．標準，規劃編解碼器結構。接著設計了16×16幀內預測算法，并設計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式，編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案，針對除拖尾系數之外的非零系數值編碼子算法，實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式，并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后，本文進行了PC機客戶端設計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試，構建完整的網絡視頻監控系統， 實驗結果表明，本系統視頻壓縮率高，監控圖像質量良好，充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點，發展前景十分廣闊。
標簽： FPGA 264 網絡視頻監控 實現研究
上傳時間： 2013-08-03
上傳用戶：88mao
隨著星載電子系統復雜度、小型化需求的提高，SoC已經成為應對未來星載電子系統設計需求的解決途徑。為了簡化設計流程并且提高部件的可重用性，在目前的SoC設計中引入了稱之為平臺的體系結構模板，用它來描述采用已有的標準核來開發SoC的方法。在星載電子系統中常用部件的分類設計，最終建立一個包括多種功能部件，互連部件和處理部件的設計平臺，從而有效的提高星載電子系統的設計能力。在當前NASA和ESA的空間應用中，PCI總線廣泛作為背板總線和局部總線，有鑒于此，本研究選擇PCI總線作為星載電子系統設計平臺要提供的一個互連部件對其進行設計。 針對這一需求，本論文采用自項向下的設計方法對PCI總線從設備控制器的設計與實現進行了研究，對PCI總線協議做了深刻的分析，完成了PCI總線目標設備控制器的設計，采用Verilog HDL對其進行了RTL級的描述。 在該課題的研究中，采用了目前集成電路設計中常見的自頂向下設計方法，使用硬件描述語言Verilog HDL對其進行描述，重點分析了PCI總線設備控制器的設計。以PCI總線協議的分析和理解為基礎，對PCI總線設備控制器進行了功能分析和結構劃分。根據PCI總線設備控制器的功能和結構劃分，對PCI總線目標設備控制器的設計思路和各個子模塊電路的設計和實現進行了詳細的分析闡述，并且通過編寫測試激勵程序完成了功能仿真。應用FPGA作為物理驗證和實現載體，進行了面向FPGA的電路綜合，進行了布局布線后的時序仿真，證明所實現的PCI目標設備控制器符合基本功能要求，在以上基礎上完成了PCI目標設備控制器的FPGA實現。通過這整個論文的工作，按照設計、仿真、綜合驗證及布局布線的步驟，完成了PCI總線目標設備控制器IP軟核的設計。
標簽： FPGA PCI 設備 控制器
上傳時間： 2013-06-07
上傳用戶：tccc
本文以“機車車輛輪對動態檢測裝置”為研究背景，以改進提升裝置性能為目標，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實現圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標準的基本系統。本文使用硬件描述語言Verilog，以RedLogic的RVDK開發板作為硬件平臺，在開發工具OUARTUS2 6.0和MODELSIM SE 6.1B環境中完成軟核的設計與仿真驗證。 數據采集部分完成的功能是將由模擬攝像機拍攝到的圖像信號進行數字化，然后從數據流中提取有效數據，加以適當裁剪，最后將奇偶場圖像數據合并成幀，存儲到存儲器中。數字化及碼流產生的功能由SAA7113芯片完成，由FPGA對SAA7113芯片初始化設置、控制，并對數字化后的數據進行操作。 圖像處理算法部分考慮到實時性與算法復雜度等因素，從裝置的圖像處理流程中有選擇性地實現了直方圖均衡化、中值濾波與邊緣檢測三種圖像處理算法。 壓縮編碼部分依據JPEG標準基本系統順序編碼模式，在FPGA上實現了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數DPCM(Differential Pulse Code Modulation)編碼、交流系數RLC(Run Length code)編碼、霍夫曼編碼等主要步驟，最后用實際的圖像數據塊對系統進行了驗證。
標簽： FPGA 圖像處理 壓縮編碼 算法
上傳時間： 2013-04-24
上傳用戶：qazwsc
JPEG是聯合圖像專家組(Joint Picture Expert Group)的英文縮寫，是國際標準化組織(ISO)和CCITT聯合制定的靜態圖像壓縮編碼標準。JPEG的基于DCT變換有損壓縮具有高壓縮比特點，被廣泛應用在數據量極大的多媒體以及帶寬資源寶貴的網絡程序中。 動態圖像的JPEG編解碼處理要求圖像恢復質量高、實時性強，本課題就是針對這兩個方面的要求展開的研究。該系統由圖像編碼服務器端和圖像解碼客戶端組成。其中，服務器端實時采集攝像頭傳送的動態圖像，進行JPEG編碼，通過網絡傳送碼流到客戶端；客戶端接收碼流，經過JPEG解碼，恢復出原始圖像送VGA顯示。設計結果完全達到了實時性的要求。 本文從系統實現的角度出發，首先分析了系統開發平臺，介紹FPGA的結構特點以及它的設計流程和指導原則；然后從JPEG圖像壓縮技術發展的歷程出發，分析JPEG標準實現高壓縮比高質量圖像處理的原理；針對FPGA在算法實現上的特點，以及JPEG算法處理的原理，按照編碼和解碼順序，研究設計了基于改進的DA算法的FDCT和IDCT變換，以及按發生頻率進行優化的霍夫曼查找表結構，并且從系統整體上對JPEG編解碼進行簡化，以提高系統的處理性能。最后，通過分析Nios嵌入式微處理器可定制特性，根據SOPC Builder中Avalon總線的要求，把圖像采集，JPEG圖像壓縮和網絡傳輸轉變成用戶自定義模塊，在SOPC Builder下把用戶自定義模塊添加到系統中，由Nios嵌入式軟核的控制下運行，在FPGA芯片上實現整個JPEG實時圖像編解碼系統(soc)。 在FPGA上實現硬件模塊化的JPEG算法，具有造價低功耗低，性能穩定，圖像恢復后質量高等優點，適用于精度要求高且需要對圖像進行逐幀處理的遠程微小目標識別和跟蹤系統中以及廣電系統中前期的非線性編輯工作以及數字電影的動畫特技制作，對降低成本和提高圖像處理速度兩方面都有非常重大的現實意義。通過在FPGA上實現JPEG編解碼，進一步探索FPGA在數字圖像處理上的優勢所在，深入了解進行此類硬件模塊設計的技術特點，是本課題的重要學術意義所在。
標簽： FPGA JPEG 實時圖像 編解碼
上傳用戶：shangdafreya
在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。
標簽： TS流 復用器 接口
上傳時間： 2013-06-10
上傳用戶：01010101
汽車工業在國民經濟增長中發揮著越來越重要的作用。近幾年，雖然我國的汽車工業已經得到了飛速的發展，但汽車ECU(Electronic Control Unit)的設計制造一直無法實現國產化，嚴重制約了汽車工業的發展。針對這個現狀，本課題對于ECU的設計進行了初步研究。首次嘗試了基于SOPC技術的ECU系統設計，并利用dSPACE實時仿真發動機，完成了ECU的硬件在回路仿真，對控制效果進行了測試和分析。 目前，市場上的ECU系統都是基于專用單片機的。本文首先對現有的汽車發動機控制器結構進行了分析比較，總結出ECU的主要組成部件；而后通過各類方案的對比，確定了本課題采用基于FPGA的嵌入NIOS Ⅱ軟核的SOPC技術方案。 之后，進行了汽車發動機模型搭建和控制算法的設計。發動機模型以Hendricks提出的均值模型為基礎，參考mathworks公司的發動機建模方案進行設計。并在該模型基礎上，參考Fekete提出的針對多缸發動機的基于模型的空燃比控制策略和mathworks發動機控制方案，建立了以控制空燃比為核心的發動機噴油控制算法。并通過simulink的仿真，驗證了模型和算法的合理有效性。 基于系統設計總體方案，完成了ECU硬件電路設計，并在該系統中完成了上述算法的移植和優化。最后，利用dSPACE實時仿真發動機，進行ECU的硬件在回路仿真，對本文設計的ECU系統進行了測試。證實了該ECU方案在空燃比控制方面取得了較好的效果。 本論文以大量的圖示形式介紹了發動機模型和系統軟硬件設計，使得系統結構和軟件流程等一目了然，淺顯易懂。同時論文中采用的基于SOPC技術的ECU設計具有一定創新性，對于其他ECU系統的開發和設計具有一定指導意義。
標簽： FPGA 汽車發動機 控制器
上傳時間： 2013-07-11
上傳用戶：小眼睛LSL
FPGA 技術是圖像處理領域的一個重要的研究課題，近年來倍受人們的關注。本文研究了視頻信號的采集、顯示以及通過網絡進行傳輸的方法。并提出了一套基于FPGA 的實現方案。 系統可以分為采集控制模塊、顯示控制模塊和網絡傳輸控制模塊3 部分。視頻信號的采集用到了視頻處理芯片SAA7113，通過FPGA 對其初始化，可以得到經過A/D 轉換的YUV 格式視頻信號，利用采集控制模塊可以將這些視頻信號保存到SRAM 中去。顯示控制模塊讀出SRAM 中的視頻信號，進行YUV 格式到RGB 格式的轉換以及幀頻變換等操作，再利用VGA 顯示芯片THS8134 就可以將采集到的視頻信號在LCD 上顯示出來。基于IEEE802.3 協議的網絡傳輸控制模塊將YUV 格式的視頻信號進行添加報頭、CRC 校驗碼等操作后，將其變成一個MAC 幀，可以在以太網絡中傳輸。 設計選用硬件描述語言Verilog HDL，在開發工具QuartusII 中完成軟核的綜合、布局布線、匯編，并最終在QuartusII 和Active-HDL 中進行時序仿真驗證。 對設計的驗證采取的是由里及外的方式，先對系統主模塊的功能進行驗證，再模擬外部器件對設計的接口進行驗證。驗證流程是功能仿真、時序仿真、板級調試，最終通過了系統測試，驗證了該設計的功能。
標簽： FPGA 視頻采集 傳輸 實現技術
上傳時間： 2013-07-21
上傳用戶：baobao9437
高級fpga編程，采用nios2軟核，適合指導高級用戶
標簽： fpga 編程
上傳時間： 2013-08-23
上傳用戶：2728460838
EPCS-9000 提供了一路CAN-bus現場總線接口和一個攝像頭接口。可以在工業溫度范圍(-40℃~85℃)內穩定工作，可以滿足各種條件苛刻的工業應用，如：工業控制、現場通信、遠程監控等領域；也可以滿足一般的多媒體應用，如：視頻監控、視頻廣告等領域。
標簽： OMAP 3530 雙核處理器 嵌入式
上傳時間： 2013-10-11
上傳用戶：kao21
蟲蟲下載站版權所有 京ICP備2021023401號-1
