通過VERILOG HDL語言使用CPLD連接PS2鍵盤.
標簽： VERILOG CPLD HDL PS2
上傳時間： 2013-08-21
上傳用戶：1583060504
用CPLD實現DSP與PLX9054之間的連接
標簽： CPLD 9054 DSP PLX
上傳時間： 2013-08-22
上傳用戶：cherrytree6
Altera FPGA與CPLD的外部處理器連接方式及編程。
標簽： Altera FPGA CPLD 處理器
上傳時間： 2013-08-24
上傳用戶：1159797854
AlteraFPGA的特殊管腳的連接(中文)
標簽： Altera FPGA 管腳 連接
上傳時間： 2013-09-01
上傳用戶：xhwst
dsp與cpld的連接原理圖，華綁的哦！
標簽： cpld dsp 連接 原理圖
上傳用戶：jennyzai
Xilinx公司的FPGA下載電路連接原理圖，對初學EDA者應該有所幫助。
標簽： Xilinx FPGA 電路連接
上傳時間： 2013-09-03
上傳用戶：asasasas
完整的FPGA連接圖和調試源碼，圖是DSN格式，但可以直接拖進PROTEL里打開。
標簽： FPGA 連接 調試 源碼
上傳時間： 2013-09-06
上傳用戶：lhc9102
運放與ADC和DAC連接
標簽： Walt Jung ADC DAC
上傳時間： 2013-10-10
上傳用戶：zhqzal1014
連接圖器件
標簽： 連接 器件
上傳時間： 2013-10-16
上傳用戶：南國時代
蓄電池組的連接方式與可靠性：同型號閥控式密封鉛蓄電池并聯運行時．荷電態不同的電池雖然初始充放電電流值不同，但電池之間會自動彌補，最終電流趨于一致，沒有發現懸性循環現象根據上述事實和可靠性工程原理，可以認為采用先并后串的方式組成蓄電池組，對延長池組的可靠性是有利的。
標簽： 蓄電池組 可靠性 連接方式
上傳時間： 2013-10-29
上傳用戶：xinhaoshan2016
蟲蟲下載站版權所有 京ICP備2021023401號-1
<abbr id="awm4g"></abbr>
