近年來(lái)，計(jì)算機(jī)圖形學(xué)應(yīng)用越來(lái)越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產(chǎn)生具有三維空間真實(shí)感的影像，應(yīng)用于虛擬真實(shí)情況以及多媒體的產(chǎn)品上，且多半是使用低成本的實(shí)時(shí)3D計(jì)算機(jī)繪圖技術(shù)為基礎(chǔ)。在初期3D圖形學(xué)剛起步時(shí)，由于圖形簡(jiǎn)單，因此可以利用CPU來(lái)運(yùn)算，但隨著圖形學(xué)技術(shù)的發(fā)展，所要繪制的圖形越來(lái)越復(fù)雜，這時(shí)如果單純依賴CPU來(lái)處理，不能達(dá)到實(shí)時(shí)的要求，因此需要專門的硬件來(lái)加速圖形處理，GPU(圖形處理單元)因此出現(xiàn)了。不過(guò)由于3D圖形加速硬件的復(fù)雜性和短壽命，這極大地提高了對(duì)硬件開發(fā)環(huán)境的需要。為了更好的對(duì)設(shè)計(jì)進(jìn)行更改和測(cè)試，不能僅僅用專門定制的方法來(lái)設(shè)計(jì)，需要其他的方：硬件描述語(yǔ)言(HDL)和FPGA。 隨著計(jì)算機(jī)繪圖規(guī)模的需要，借助輔助硬件資源，來(lái)提高圖形處理單元(GPU)處理速度的需求越來(lái)越普遍。自從15年前現(xiàn)場(chǎng)可編程門陣列(FPGA)開始出現(xiàn)以來(lái)，其在可編程硬件領(lǐng)域所起的作用越來(lái)越大。它們?cè)谒俣取Ⅲw積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場(chǎng)合越來(lái)越重要。其中一個(gè)應(yīng)用領(lǐng)域就是3D圖形渲染，在這個(gè)研究領(lǐng)域里人們正在利用具有可編程性能的FPGA來(lái)幫助改進(jìn)圖形處理單元(GPU)的性能。 能夠在廉價(jià)、可動(dòng)態(tài)重新配置的FPGA上實(shí)現(xiàn)復(fù)雜算法來(lái)輔助硬件設(shè)計(jì)。本文的設(shè)計(jì)就是通過(guò)在FPGA上實(shí)現(xiàn)3維圖形幾何處理管線部分功能來(lái)提高圖形處理速度。具體實(shí)現(xiàn)中使用硬件描述語(yǔ)言(Verilog HDL)進(jìn)行邏輯設(shè)計(jì)，并發(fā)現(xiàn)問(wèn)題解決問(wèn)題。 本文主要特色如下： 1.針對(duì)幾何變換換子系統(tǒng)，提出一種硬件實(shí)現(xiàn)方案，該方案能對(duì)基本的幾何變換如：平移、縮放、旋轉(zhuǎn)和投影進(jìn)行操作。首先構(gòu)造出總體變換矩陣，隨后進(jìn)行矩陣乘法運(yùn)算，再進(jìn)行投影變換，最后輸出變換座標(biāo)。提出一種脈動(dòng)陣列結(jié)構(gòu)，用于兩個(gè)矩陣的乘法運(yùn)算。找到一種快捷的方法來(lái)實(shí)現(xiàn)矩陣相乘，將能大大提高系統(tǒng)的效率。 2.對(duì)于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實(shí)現(xiàn)的難度取決于裁剪算法的復(fù)雜程度。我們?cè)赟utherland-Hodgman裁剪算法的基礎(chǔ)上提出一種新的裁剪算法，該算法通過(guò)去除冗余頂點(diǎn)以提高處理速度，同時(shí)利用編碼來(lái)判斷線段可見性的方法使得硬件實(shí)現(xiàn)變得很容易。 3.最后，我們?cè)贔PGA上實(shí)現(xiàn)了幾何變換以及三維裁剪，并與C語(yǔ)言的模擬結(jié)果對(duì)比發(fā)現(xiàn)結(jié)果正確，且三維裁剪能夠以3M個(gè)三角形/s的速度運(yùn)行，滿足了圖形流水中的實(shí)時(shí)性要求。
上傳時(shí)間： 2013-04-24
上傳用戶：yerik
隨著計(jì)算機(jī)運(yùn)算速度的提高和計(jì)算機(jī)網(wǎng)絡(luò)的發(fā)展，基于離散對(duì)數(shù)問(wèn)題和大整數(shù)因子分解問(wèn)題的數(shù)字簽名算法越來(lái)越不能滿足信息安全的需要。為了滿足信息安全的要求，安全性依賴于橢圓曲線離散對(duì)數(shù)困難問(wèn)題(ECDLP)的橢圓曲線密碼體制是當(dāng)前密碼學(xué)界研究的熱點(diǎn)之一。現(xiàn)有的求解ECDLP的算法都是全指數(shù)時(shí)間復(fù)雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優(yōu)勢(shì)，使得采用專用集成電路來(lái)實(shí)現(xiàn)橢圓曲線密碼體制己成為主要趨勢(shì)。因此，本課題著眼于應(yīng)用，針對(duì)基于橢圓曲線數(shù)字簽名算法的FPGA實(shí)現(xiàn)進(jìn)行了較為深入的探討與研究。 本課題從實(shí)際應(yīng)用的需要出發(fā)，以初等數(shù)論、有限域理論、數(shù)字簽名技術(shù)和橢圓曲線理論為依據(jù)，確定了如下基于橢圓曲線數(shù)字簽名算法的硬件實(shí)現(xiàn)方案：首先，對(duì)實(shí)現(xiàn)基于橢圓曲線數(shù)字簽名算法所需的算法和技術(shù)進(jìn)行了剖析和系統(tǒng)設(shè)計(jì)。然后，按照層次化、模塊化的設(shè)計(jì)思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述語(yǔ)言VHDL作為設(shè)計(jì)輸入，對(duì)各運(yùn)算器和控制模塊進(jìn)行電路設(shè)計(jì)；采用Menter公司的ModelSim SE 6.2b工具對(duì)之進(jìn)行功能仿真，以保證底層設(shè)計(jì)的正確性。最后，在確保每個(gè)模塊的設(shè)計(jì)正確的前提下，完成電路的總體設(shè)計(jì)，再進(jìn)行總體設(shè)計(jì)的仿真與測(cè)試。 本課題對(duì)Schnorr數(shù)字簽名算法的改進(jìn)，實(shí)現(xiàn)了比未改進(jìn)前的Schnorr數(shù)字簽名算法平均節(jié)省三分之一的運(yùn)行時(shí)間。對(duì)基于橢圓曲線數(shù)字簽名算法的設(shè)計(jì)也獲得了良好的指標(biāo)：產(chǎn)生簽名只需要1ms多的時(shí)間，驗(yàn)證簽名也需要不到3ms。本課題的研究對(duì)實(shí)現(xiàn)電子交易安全方面有重要的作用，尤其是在密鑰分配、電子貨幣、電子證券、電子商務(wù)和電子政務(wù)等領(lǐng)域都有重要的應(yīng)用價(jià)值，其成果具有廣泛的應(yīng)用前景。
標(biāo)簽： 橢圓曲線 密碼體制 數(shù)字簽名算法
上傳時(shí)間： 2013-04-24
上傳用戶：獨(dú)孤求源
隨著語(yǔ)音技術(shù)應(yīng)用的發(fā)展，語(yǔ)音信號(hào)數(shù)字處理的實(shí)時(shí)性要求越來(lái)越突出。這就要求在系統(tǒng)設(shè)計(jì)中，對(duì)系統(tǒng)的硬件環(huán)境要求更高。隨著語(yǔ)音處理算法的日益復(fù)雜，用普通處理器對(duì)語(yǔ)音信號(hào)進(jìn)行實(shí)時(shí)處理，已經(jīng)不能滿足需要。專用語(yǔ)音信號(hào)處理芯片能解決實(shí)時(shí)性的要求，同時(shí)對(duì)器件的資源要求也是最低的。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)勢(shì)，對(duì)語(yǔ)音信號(hào)的常用參數(shù)—LPC(線性預(yù)測(cè)編碼，Linear Predictive Coding)參數(shù)提取的FPGA(現(xiàn)場(chǎng)可編程門陣列，F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對(duì)語(yǔ)音的離散數(shù)學(xué)模型和短時(shí)平穩(wěn)特性進(jìn)行了分析，深入討論了語(yǔ)音線性預(yù)測(cè)技術(shù)。第二，對(duì)解線性預(yù)測(cè)方程組的自相關(guān)法和協(xié)方差斜格法進(jìn)行了比較，提出了一種基于協(xié)方差斜格法的LPC參數(shù)提取系統(tǒng)的總體設(shè)計(jì)方案。第三，對(duì)Altera公司的Cyclon系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在QuartusⅡ開發(fā)平臺(tái)上進(jìn)行FPGA設(shè)計(jì)的流程。第四，對(duì)系統(tǒng)的各個(gè)功能模塊進(jìn)行了設(shè)計(jì)，所有算法通過(guò)Verilog硬件描述語(yǔ)言實(shí)現(xiàn)，并對(duì)其工作過(guò)程進(jìn)行了詳細(xì)的分析。最后，在Altera FPGA目標(biāo)芯片EP1C6Q240C8上，對(duì)LPC參數(shù)提取系統(tǒng)進(jìn)行了仿真驗(yàn)證。 系統(tǒng)具有靈活的輸入輸出接口，能方便地同其它語(yǔ)音處理模塊相連，構(gòu)成一個(gè)完整的語(yǔ)音處理專用芯片，可以應(yīng)用于語(yǔ)音編解碼、語(yǔ)音識(shí)別等系統(tǒng)。
標(biāo)簽： 語(yǔ)音信號(hào) 特征 參數(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：TI初學(xué)者
采用現(xiàn)場(chǎng)可編程門陣列(FPGA)可以快速實(shí)現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時(shí)常常需要數(shù)小時(shí)的時(shí)間，以至于許多設(shè)計(jì)者甚至通過(guò)在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價(jià)來(lái)提高編制速度。電路編制過(guò)程中大部分時(shí)間花費(fèi)在布線階段，因此有效的布線算法能極大地減少布線時(shí)間。 許多布線算法已經(jīng)被開發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點(diǎn)：基于SAT的布線算法在可擴(kuò)展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當(dāng)實(shí)際問(wèn)題具有嚴(yán)格的布線約束條件時(shí)，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問(wèn)題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動(dòng)態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個(gè)基于SRAM的對(duì)稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對(duì)象，該模型僅需3個(gè)適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺(tái)上運(yùn)行，選擇了美國(guó)北卡羅來(lái)納州微電子中心的20個(gè)大規(guī)模電路作為基準(zhǔn)，并在布線前采用VPR399對(duì)每個(gè)電路都生成30個(gè)布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運(yùn)行。 2、詳細(xì)研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動(dòng)的布線算法PathFinder，一種快速的時(shí)延驅(qū)動(dòng)的布線算法VPR430和一種協(xié)商A
上傳時(shí)間： 2013-05-18
上傳用戶：ukuk
多功能車輛總線一類設(shè)備是一個(gè)在列車通信網(wǎng)(TCN，TrainCommunication Network)中普遍使用的網(wǎng)絡(luò)接口單元。目前我國(guó)的新式列車大多采用列車通信網(wǎng)傳輸列車中大量的控制和服務(wù)信息。但使用的列車通信網(wǎng)產(chǎn)品主要為國(guó)外進(jìn)口，因此迫切需要研制具有自主知識(shí)產(chǎn)權(quán)的列車通信網(wǎng)產(chǎn)品。 論文以一類設(shè)備控制器的設(shè)計(jì)為核心，采取自頂向下的模塊設(shè)計(jì)方法。將設(shè)備控制器分為同步層和數(shù)據(jù)處理層來(lái)分別實(shí)現(xiàn)對(duì)幀的發(fā)送與接收處理和對(duì)幀數(shù)據(jù)的提取與存儲(chǔ)處理。 同步層包含幀的識(shí)別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個(gè)模塊。幀識(shí)別模塊檢測(cè)幀的起始位并對(duì)幀類型進(jìn)行判斷。譯碼模塊根據(jù)采集的樣本值來(lái)判斷曼徹斯特編碼的值，采樣的難點(diǎn)在于非理想信號(hào)帶來(lái)的采樣誤差，論文使用結(jié)合位同步的多點(diǎn)采樣法來(lái)提高采樣質(zhì)量。幀分界符中的非數(shù)據(jù)符不需要進(jìn)行曼徹斯特編碼，編碼時(shí)在非數(shù)據(jù)符位關(guān)閉編碼電路使非數(shù)據(jù)符保持原來(lái)的編碼輸出。 數(shù)據(jù)處理層以主控單元(MCU，Main Control Unit)和通信存儲(chǔ)器為設(shè)計(jì)核心。MCU是控制器的核心，對(duì)接收的主幀進(jìn)行分析，判斷是從通信存儲(chǔ)器相應(yīng)端口取出應(yīng)答從幀并發(fā)送，還是準(zhǔn)備接收從幀并存入通信存儲(chǔ)器。通信存儲(chǔ)器存儲(chǔ)設(shè)備的通信數(shù)據(jù)，合適的地址分配能簡(jiǎn)化MCU的控制程序，論文固定了通信存儲(chǔ)器端口大小使MCU可以根據(jù)一個(gè)固定的公式進(jìn)行端口的遍歷從而簡(jiǎn)化了MCU程序的復(fù)雜度。數(shù)據(jù)在傳輸中由于受到干擾和沖突等問(wèn)題而出現(xiàn)錯(cuò)誤，論文采用循環(huán)冗余檢驗(yàn)碼結(jié)合偶檢驗(yàn)擴(kuò)展來(lái)對(duì)傳輸數(shù)據(jù)進(jìn)行差錯(cuò)控制。 最后，使用FPGA和硬件描述語(yǔ)言Verilog HDL開發(fā)出了MVB一類設(shè)備。目前該一類設(shè)備已運(yùn)用在SS4G電力機(jī)車的制動(dòng)控制單元(BCU．Brake Control Unit)中并在鐵道科學(xué)研究院通過(guò)了TCN通信測(cè)試。一類設(shè)備的成功研制為列車通信網(wǎng)中總線管理器等高類設(shè)備的開發(fā)奠定了堅(jiān)實(shí)的基礎(chǔ)。
上傳時(shí)間： 2013-07-27
上傳用戶：qazxsw
軟件無(wú)線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無(wú)線電技術(shù)無(wú)可比擬的優(yōu)越性，已成為業(yè)界公認(rèn)的現(xiàn)代無(wú)線電通信技術(shù)的發(fā)展方向。理想的軟件無(wú)線電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過(guò)軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對(duì)射頻(RF)進(jìn)行采樣的技術(shù)尚未實(shí)現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號(hào)與輸入采樣信號(hào)在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號(hào)頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無(wú)線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計(jì)帶來(lái)極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計(jì)是深受廣大設(shè)計(jì)人員歡迎的設(shè)計(jì)手段。本文的重點(diǎn)研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的，因此，本文對(duì)數(shù)字上變頻器也作適當(dāng)介紹。 第一章簡(jiǎn)要闡述了軟件無(wú)線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實(shí)現(xiàn)方法，即基于查找表和基于CORDIC算法的實(shí)現(xiàn)。對(duì)CORDIc算法作了重點(diǎn)介紹，給出了傳統(tǒng)算法和改進(jìn)算法，并對(duì)基于傳統(tǒng)CORDIC算法的NCO的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真。 第三章介紹了變速率采樣技術(shù)，重點(diǎn)介紹了軟件無(wú)線電中廣泛采用的級(jí)聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補(bǔ)償法，對(duì)前者進(jìn)行了基于Matlab的理論仿真和FPGA實(shí)現(xiàn)的EDA仿真，后者只進(jìn)行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無(wú)線電中廣泛采用的半帶(half-band，HB)濾波器，對(duì)基于分布式算法的半帶濾波器的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真，最后簡(jiǎn)要介紹了FIR的多相結(jié)構(gòu)。 第五章對(duì)數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析，給出了一個(gè)噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺(tái)中頻數(shù)字化應(yīng)用中的一個(gè)實(shí)例，給出了測(cè)試結(jié)果，重點(diǎn)介紹了下變頻器的：FPGA實(shí)現(xiàn)，其對(duì)應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對(duì)從事該領(lǐng)域設(shè)計(jì)的技術(shù)人員具有一定參考價(jià)值。
標(biāo)簽： 軟件無(wú)線電 數(shù)字下變頻 技術(shù)研究
上傳時(shí)間： 2013-06-09
上傳用戶：szchen2006
基于DSP和FPGA的三維雕刻機(jī)數(shù)控系統(tǒng)基于DSP和FPGA的三維雕刻機(jī)數(shù)控系統(tǒng)
標(biāo)簽： FPGA DSP 雕刻機(jī) 數(shù)控系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：cknck
電子三分頻功放使用的喇叭保護(hù)電路,電子三分頻功放使用的喇叭保護(hù)電路.電子三分頻功放使用的喇叭保護(hù)電路;
上傳時(shí)間： 2013-06-18
上傳用戶：wang5829
linux程序設(shè)計(jì)（第三版）.pdf 本書講述在Linux系統(tǒng)及其他UNIX風(fēng)格的操作系統(tǒng)上進(jìn)行的程序開發(fā)，主要內(nèi)容包括標(biāo)準(zhǔn)Linux C語(yǔ)言函數(shù)庫(kù)和由不同的Linux或UNIX標(biāo)準(zhǔn)指定的各種工具的使用方法，大多數(shù)標(biāo)準(zhǔn)Linux開發(fā)工具的使用方法，通過(guò)DBM和MySQL數(shù)據(jù)庫(kù)系統(tǒng)對(duì)Linux中的數(shù)據(jù)進(jìn)行存儲(chǔ)，為X視窗系統(tǒng)建立圖形化用戶界面等。本書通過(guò)先介紹程序設(shè)計(jì)理論，再以適當(dāng)?shù)睦雍颓逦慕忉寔?lái)闡明它的方式，幫助讀者迅速掌握相關(guān)知識(shí)。 本書適合Linux的初學(xué)者及希望利用Linux進(jìn)行開發(fā)的程序設(shè)計(jì)人員閱讀，也適合作為高等院校計(jì)算機(jī)相關(guān)專業(yè)師生的參考教材。
標(biāo)簽： linux 程序設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：1406054127
基于vhld的三層電梯控制器的設(shè)計(jì)，是關(guān)于EDA技術(shù)的，和CPLD也很相關(guān)。
上傳時(shí)間： 2013-06-26
上傳用戶：uuuuuuu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<center id="mqeik"></center>
