本書(shū)從應(yīng)用角度出發(fā)，精選了在我國(guó)最流行的MCS-51、PIC和MCS-96三種單片機(jī)的實(shí)用子程序和典型器件應(yīng)用實(shí)例20多類(lèi)100余種。內(nèi)容包括單片機(jī)的基本運(yùn)算、排序、數(shù)碼轉(zhuǎn)換、數(shù)字濾波、軟件抗干擾、串行通信、中斷處理、器件接口等實(shí)用程序。書(shū)中所涉及的內(nèi)容大部分都經(jīng)過(guò)上機(jī)驗(yàn)證，具有很強(qiáng)的實(shí)用性。有些例子直接來(lái)自于科學(xué)研究和生產(chǎn)實(shí)踐， 有些例子稍加修改就可解決工作中的實(shí)際問(wèn)題。
標(biāo)簽： 單片機(jī)實(shí)用 程序 應(yīng)用實(shí)例
上傳時(shí)間： 2013-11-07
上傳用戶：xdqm
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開(kāi)使用，無(wú)需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱(chēng)防呆,特殊情況另作處理. 4.連板掏空長(zhǎng)度超過(guò)板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊. 5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱(chēng)光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無(wú)氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱(chēng)設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無(wú)影響插件過(guò)軌道,及是否影響裝配組裝.
標(biāo)簽： PCB 阻抗匹配 計(jì)算工具 教程
上傳時(shí)間： 2014-12-31
上傳用戶：sunshine1402
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開(kāi)使用，無(wú)需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱(chēng)防呆,特殊情況另作處理. 4.連板掏空長(zhǎng)度超過(guò)板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊. 5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱(chēng)光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無(wú)氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱(chēng)設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無(wú)影響插件過(guò)軌道,及是否影響裝配組裝.
標(biāo)簽： PCB 阻抗匹配 計(jì)算工具 教程
上傳時(shí)間： 2013-10-15
上傳用戶：3294322651
可編程邏輯器件（PLD）是嵌入式工業(yè)設(shè)計(jì)的關(guān)鍵元器件。在工業(yè)設(shè)計(jì)中，PLD已經(jīng)從提供簡(jiǎn)單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術(shù)在通信、電機(jī)控制、I/O模塊以及圖像處理等應(yīng)用中支持 I/O 擴(kuò)展，替代基本的微控制器 （MCU） 或者數(shù)字信號(hào)處理器 （DSP）。 隨著系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA還能夠集成整個(gè)芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應(yīng)用中都具有以下優(yōu)點(diǎn)： 1. 設(shè)計(jì)集成——使用FPGA作為協(xié)處理器或者SoC，在一個(gè)器件平臺(tái)上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個(gè)公共開(kāi)發(fā)平臺(tái)的一片 FPGA中，使工業(yè)設(shè)計(jì)能夠適應(yīng)協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調(diào)整——通過(guò)FPGA中的嵌入式處理器、定制指令和IP模塊，增強(qiáng)性能，滿足系統(tǒng)要求。 4. 過(guò)時(shí)保護(hù)——較長(zhǎng)的 FPGA 產(chǎn)品生命周期，通過(guò) FPGA 新系列的器件移植，延長(zhǎng)工業(yè)產(chǎn)品的生命周期，保護(hù)硬件不會(huì)過(guò)時(shí)。 5. 熟悉的工具——使用熟悉的、功能強(qiáng)大的集成工具，簡(jiǎn)化設(shè)計(jì)和軟件開(kāi)發(fā)、IP集成以及調(diào)試。
標(biāo)簽： FPGA 工業(yè)應(yīng)用
上傳時(shí)間： 2013-11-18
上傳用戶：tb_6877751
2008年，我參加了幾次可編程器件供應(yīng)商舉辦的技術(shù)研討會(huì)，讓我留下深刻印象的是參加這些研討會(huì)的工程師人數(shù)之多，簡(jiǎn)直可以用爆滿來(lái)形容，很多工程師聚精會(huì)神地全天聽(tīng)講，很少出現(xiàn)吃完午飯就閃人的現(xiàn)象，而且工程師們對(duì)研討會(huì)上展出的基于可編程器件的通信、消費(fèi)電子、醫(yī)療電子、工業(yè)等解決方案也有濃厚的興趣，這和其他器件研討會(huì)形成了鮮明的對(duì)比。 Garnter和iSuppli公布的數(shù)據(jù)顯示：2008年，全球半導(dǎo)體整體銷(xiāo)售出現(xiàn)25年以來(lái)首次萎縮現(xiàn)象，但是，可編程器件卻還在保持了增長(zhǎng)，預(yù)計(jì)2008年可編程邏輯器件(PLD)市場(chǎng)銷(xiāo)售額增長(zhǎng)7.6%，可編程器件的領(lǐng)頭羊美國(guó)供應(yīng)商賽靈思公司2008年?duì)I業(yè)收入預(yù)計(jì)升6.5%！在全球經(jīng)濟(jì)危機(jī)的背景下，這是非常驕人的業(yè)績(jī)！也足見(jiàn)可編程器件在應(yīng)用領(lǐng)域的熱度沒(méi)有受到經(jīng)濟(jì)危機(jī)的影響！這可能也解釋了為什么那么多工程師對(duì)可編程器件感興趣吧。 在與工程師的交流中，我發(fā)現(xiàn)，很多工程師非常需要普及以FPGA為代表的可編程器件的應(yīng)用開(kāi)發(fā)知識(shí)，也有很多工程師苦于進(jìn)階無(wú)門(mén)，缺乏專(zhuān)業(yè)、權(quán)威性的指導(dǎo)，在Google上搜索后，我發(fā)現(xiàn)很少有幫助工程師設(shè)計(jì)的FPGA電子書(shū)，即使有也只是介紹一些概念性的基礎(chǔ)知識(shí)，缺乏實(shí)用性和系統(tǒng)性，于是，我萌生了出版一本指導(dǎo)工程師FPGA應(yīng)用開(kāi)發(fā)電子書(shū)的想法，而且這個(gè)電子書(shū)要突出實(shí)用性，讓大家都可以免費(fèi)下載，并提供許多技巧和資源信息，很高興美國(guó)賽靈思公司對(duì)這個(gè)想法給予了大力支持，賽靈思公司亞太區(qū)市場(chǎng)經(jīng)理張俊偉小姐和高級(jí)產(chǎn)品經(jīng)理梁曉明先生對(duì)電子書(shū)提出了寶貴的意見(jiàn)，并提供了大量FPGA設(shè)計(jì)資源，也介紹了一些FPGA設(shè)計(jì)高手參與了電子書(shū)的編撰，很短的時(shí)間內(nèi)，一個(gè)電子書(shū)項(xiàng)目團(tuán)隊(duì)組建起來(lái)，北京郵電大學(xué)的研究生田耘先生和賽靈思公司上海辦事處的蘇同麒先生等人都參與了電子書(shū)的編寫(xiě)，他們是有豐富設(shè)計(jì)經(jīng)驗(yàn)的高手，在大家的共同努力下，這本凝結(jié)著智慧的FPGA電子書(shū)終于和大家見(jiàn)面了！我希望這本電子書(shū)可以成為對(duì)FPGA有興趣或正在使用FPGA進(jìn)行開(kāi)發(fā)的工程師的手頭設(shè)計(jì)寶典之一，也希望這個(gè)電子書(shū)可以對(duì)工程師們學(xué)習(xí)FPGA開(kāi)發(fā)和進(jìn)階有實(shí)用的幫助！如果可能，未來(lái)我們還將出版后續(xù)版本！
標(biāo)簽： FPGA 電子工程師 創(chuàng)新設(shè)計(jì) 寶典
上傳時(shí)間： 2013-11-10
上傳用戶：wab1981
CoreFFT 是Actel 公司提供的基于Actel FPGA 結(jié)構(gòu)優(yōu)化的微秒級(jí)FFT 運(yùn)算軟核，為客戶提供功能強(qiáng)大和高效的DSP 解決方案。CoreFFT 應(yīng)用于Actel 以Flash 和反熔絲技術(shù)為基礎(chǔ)的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）器件，專(zhuān)為講求高可靠性的應(yīng)用場(chǎng)合而設(shè)計(jì)，如雷達(dá)、地面和高空通信、聲學(xué)、石油和醫(yī)療信號(hào)處理等，應(yīng)用于需要耐受高溫并對(duì)固件錯(cuò)誤和輻射有免疫能力的場(chǎng)合。CoreFFT 可生成專(zhuān)為Actel FPGA 而優(yōu)化的軟核，進(jìn)行FFT 變換，將信號(hào)從時(shí)域轉(zhuǎn)移至頻域，從而分析信號(hào)的頻譜構(gòu)成。
上傳時(shí)間： 2013-11-05
上傳用戶：風(fēng)行天下
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類(lèi)別，圖一中不同類(lèi)別的英文縮寫(xiě)名稱(chēng)原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類(lèi)很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱(chēng)為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱(chēng)為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
由于采用施密特觸發(fā)器作為輸出端，因此它具備了施密特觸發(fā)器的一系列功能，如波形變換、脈沖波的整形、強(qiáng)抗干擾等等，同時(shí)又具備了光耦的特性，具有卓越的隔離能力。因此它們廣泛應(yīng)用在一些電機(jī)控制、通信、計(jì)算機(jī)及外圍設(shè)備接口等領(lǐng)域。
標(biāo)簽： H11N1 H11L1 H11L2 H11L3
上傳時(shí)間： 2013-11-13
上傳用戶：liglechongchong
pcie基本概念及其工作原理介紹：PCI Express®（或稱(chēng)PCIe®），是一項(xiàng)高性能、高帶寬，此標(biāo)準(zhǔn)由互連外圍設(shè)備專(zhuān)業(yè)組（PCI-SIG）制 訂，用于替代PCI、PCI Extended (PCI-X)等基于總線的通訊體系架構(gòu)以及圖形加速端口（AGP）。 轉(zhuǎn)向PCIe主要是為了實(shí)現(xiàn)顯著增強(qiáng)系統(tǒng)吞吐量、擴(kuò)容性和靈活性的目標(biāo)，同時(shí)還要降低制造成本，而這 些都是基于總線的傳統(tǒng)互連標(biāo)準(zhǔn)所達(dá)不到的。PCI Express標(biāo)準(zhǔn)在設(shè)計(jì)時(shí)著眼于未來(lái)，并且能夠繼續(xù)演 進(jìn)，從而為系統(tǒng)提供更大的吞吐量。第一代PCIe規(guī)定的吞吐量是每秒2.5千兆比特（Gbps），第二代規(guī) 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0標(biāo)準(zhǔn)已經(jīng)支持8.0 Gbps的吞吐量。在PCIe標(biāo)準(zhǔn)繼續(xù)充分利 用最新技術(shù)來(lái)提供不斷加大的吞吐量的同時(shí)，采用分層協(xié)議也便于PCI向PCIe的演進(jìn)，并保持了與現(xiàn)有 PCI應(yīng)用的驅(qū)動(dòng)程序軟件兼容性。 雖然最初的目標(biāo)是計(jì)算機(jī)擴(kuò)展卡以及圖形卡，但PCIe目前也廣泛適用于涵蓋更廣的應(yīng)用門(mén)類(lèi)，包括網(wǎng)絡(luò) 組建、通信、存儲(chǔ)、工業(yè)電子設(shè)備和消費(fèi)類(lèi)電子產(chǎn)品。 本白皮書(shū)的目的在于幫助讀者進(jìn)一步了解PCI Express以及成功PCIe成功應(yīng)用。 PCI Express基本工作原理 拓?fù)浣Y(jié)構(gòu) 本節(jié)介紹了PCIe協(xié)議的基本工作原理以及當(dāng)今系統(tǒng)中實(shí)現(xiàn)和支持PCIe協(xié)議所需要的各個(gè)組成部分。本節(jié) 的目標(biāo)在于提供PCIe的相關(guān)工作知識(shí)，并未涉及到PCIe協(xié)議的具體復(fù)雜性。 PCIe的優(yōu)勢(shì)就在于降低了復(fù)雜度所帶來(lái)的成本。PCIe屬于一種基于數(shù)據(jù)包的串行連接協(xié)議，它的復(fù)雜度 估計(jì)在PCI并行總線的10倍以上。之所以有這樣的復(fù)雜度，部分是由于對(duì)以千兆級(jí)的速度進(jìn)行并行至串 行的數(shù)據(jù)轉(zhuǎn)換的需要，部分是由于向基于數(shù)據(jù)包實(shí)現(xiàn)方案的轉(zhuǎn)移。 PCIe保留了PCI的基本載入-存儲(chǔ)體系架構(gòu)，包括支持以前由PCI-X標(biāo)準(zhǔn)加入的分割事務(wù)處理特性。此 外，PCIe引入了一系列低階消息傳遞基元來(lái)管理鏈路（例如鏈路級(jí)流量控制），以仿真?zhèn)鹘y(tǒng)并行總線的 邊帶信號(hào)，并用于提供更高水平的健壯性和功能性。此規(guī)格定義了許多既支持當(dāng)今需要又支持未來(lái)擴(kuò)展 的特性，同時(shí)還保持了與PCI軟件驅(qū)動(dòng)程序的兼容性。PCI Express的先進(jìn)特性包括：自主功率管理； 先進(jìn)錯(cuò)誤報(bào)告；通過(guò)端對(duì)端循環(huán)冗余校驗(yàn)（ECRC）實(shí)現(xiàn)的端對(duì)端可靠性，支持熱插拔；以及服務(wù)質(zhì)量（QoS）流量分級(jí)。
標(biāo)簽： pcie_cn pcie 基本概念 工作原理
上傳時(shí)間： 2013-11-29
上傳用戶：zw380105939
隨著現(xiàn)場(chǎng)總線技術(shù)的日益成熟，它在工業(yè)生產(chǎn)中的應(yīng)用也越來(lái)越廣泛。本文介紹了現(xiàn)場(chǎng)總線技術(shù)在工業(yè)生產(chǎn)中的應(yīng)用和特點(diǎn)，說(shuō)明了這種技術(shù)對(duì)于當(dāng)代工業(yè)生產(chǎn)現(xiàn)代化的重要作用。關(guān)鍵詞 現(xiàn)場(chǎng)總線技術(shù) 隨著控制、計(jì)算機(jī)、通信、網(wǎng)絡(luò)等技術(shù)的發(fā)展，信息交換溝通的領(lǐng)域正在迅速覆蓋從工廠的現(xiàn)場(chǎng)設(shè)備層到控制、管理的各個(gè)層次，覆蓋從工段、車(chē)間、工廠、企業(yè)乃至世界各地的市場(chǎng)。信息技術(shù)的飛速發(fā)展，引起了自動(dòng)化系統(tǒng)結(jié)構(gòu)的變革，逐步形成以網(wǎng)絡(luò)集成自動(dòng)化系統(tǒng)為基礎(chǔ)的企業(yè)信息系統(tǒng)。現(xiàn)場(chǎng)總線（fielbus）就是順應(yīng)這一形勢(shì)發(fā)展起來(lái)的新技術(shù)。
標(biāo)簽： 現(xiàn)場(chǎng)總線技術(shù) 工業(yè)生產(chǎn) 中的應(yīng)用
上傳時(shí)間： 2013-11-23
上傳用戶：leesuper
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
