成人一区不卡,国内成人在线,性视频1819p久久

通信安全

TCN多功能車輛通信總線的FPGA設計.rar

隨著列車自動化控制和現場總線技術的發展，基于分布式控制系統的列車通信網絡技術TCN（IEC-61375）在現代高速列車上得到廣泛應用。TCN協議將列車通信網絡分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實現對開式列車中的互聯車輛間的數據傳輸和通信，MVB實現車載設備的協同工作和互相交換信息。本文介紹了國內外列車通信網絡的發展情況和各自優勢，分析了MVB一類設備底層協議。研究利用FPGA實現MVB控制芯片MVBC，用ARM作為微處理器實現MVB一類設備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設計方法，RLT硬件描述語言實現MVB控制芯片MVBC一類設備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統的移植。在eCos實時操作系統上，完成了驅動和上層應用程序，包括端口初始化、端口配置、幀收發指令和報文分析。為了驗證設計的正確性，在設計的硬件平臺基礎上，搭建了MVB通信網絡的最小系統，對網絡進行系統功能測試。測試結果表明：設計方案正確，達到了設計的預期要求。

標簽： FPGA TCN 多功能

上傳時間： 2013-08-03

上傳用戶：bruce5996
基于DSP和FPGA的車牌識別系統設計及實現.rar

隨著我國國民經濟的高速發展，國內高速公路、城市道路、停車場建設越來越多，對交通控制、安全管理的要求也日益提高，智能交通系統( IntelligentTransportation Systems，簡稱ITS)已成為當前交通管理發展的主要方向，而車牌識別系統(License Plate Recognition System，簡稱LPRS)技術作為智能交通系統的核心，起著舉足輕重的作用，可以被廣泛地應用于高速公路自動收費(ElectronicToll Collection，簡稱ETC)、停車場安全管理、被盜車輛的追蹤、車流統計等。目前，車牌識別系統大多都是基于PC平臺的，其優勢是實現容易，但是成本高、實時性不強、穩定性不高等缺點使其不能廣泛推廣。為了克服以上的缺點，且滿足識別速度和識別率的要求，本文在原有車牌識別硬件系統設計的基礎上做了一定的改進(原系統在圖像采集、接口通信、系統穩定、脫機工作等方面存在一定問題)，與團隊成員一起設計出了新的車牌識別硬件系統，采用單DSP+FPGA和雙DSP+FPGA雙板子的方式來共同實現(本人負責單DSP+FPGA的原理圖和PCB繪制，另一成員負責雙DSP+FPGA的原理圖和PCB繪制)。本文所涉及的該車牌硬件系統，主要工作由以下幾個部分組成： 1.團隊共同完成了新車牌識別系統的硬件設計，采用兩個板子實現。其中，本人負責單DSP+FPGA板子繪制。 2.團隊一起完成了整個系統的硬件電路調試。主要分為如下模塊進行調試：電源，DSP，FPGA，SAA7113H視頻解碼器，LCD液晶顯示和UART接口等。 3.負責完成了整個系統的DSP應用程序設計。采用DSP/BIOS操作系統來構建系統的框架，添加了多個任務對象進行管理系統的調度；用CSL編寫了DSP上的底層驅動：完成了車牌識別算法在DSP上的移植與優化。 4.參與完成了部分FPGA程序的開發，主要包括圖像采集、存儲、傳輸幾個模塊等。最終，本系統實現了高效、快速的車牌識別，各模塊工作穩定，能脫機實現圖像采集、傳輸、識別、結果輸出和顯示為一體化的功能；為以后進行高性能的車牌識別算法開發提供了一個很好的硬件平臺。

標簽： FPGA DSP 車牌識別

上傳時間： 2013-04-24

上傳用戶：slforest
基于FPGA的小型CPU中通信協議的研究及IPCore的開發.rar

FPGA作為新一代集成電路的出現，引起了數字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設計公司開始使用FPGA進行系統開發，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發展也越來越先進，在如此良性循環下，不久的將來，FPGA可以主領集成電路設計領域。正是由于FPGA有著如此巨大的發展前景與市場吸引力，因此，本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發技術日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設計語言，到現在面向對象的System Verilog、SystemC設計語言，硬件設計語言開始向高級語言發展。作為一個軟件設計人員，會很容易接受面向對象的語言。現在軟件的設計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節詳細介紹了軟硬結合的開發優勢。另外，在第一章中還介紹了知識產權核心（IP Core）的發展與前景，特別是IP Core中軟核的設計與開發，許多FGPA的開發公司開始爭奪軟核的開發市場。 @@ 數字電路設計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協議規范。在CPU的設計中，由于需要高速的處理速度，因此其內部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內部構造，以及這三個通信協議在CPU中所處的位置。 @@ 在硬件的設計開發中，由于集成電路本身的特殊性，其開發流程也相對的復雜。本文由于篇幅的問題，只對總的開發流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態時序分析進行了詳細的論述。在通信協議的開發中，需要注意接口的設計、時序的分析、驗證環境的搭建等，因此，本文以SPI數據通信協議的設計作為一個開發范例，從協議功能的研究到最后的驗證測試，將FPGA 的開發流程與關鍵技術等以實例的方式進行了詳細的論述。在SPI通信協議的開發中，不僅對協議進行了詳細的功能分析，而且對架構中的每個模塊的設計都進行了詳細的論述。@@關鍵詞：FPGA；SPI；I2C；UART；靜態時序分析；驗證環境

標簽： IPCore FPGA CPU

上傳時間： 2013-04-24

上傳用戶：vvbvvb123
多載波擴頻通信的Rake接收機理論研究及FPGA實現.rar

由于移動環境的復雜性，無線信號在發送傳輸和接收過程中有很明顯的衰落現象，特別是在高頻無線通信中，多徑衰落或頻率選擇性衰落對無線信號的干擾最為嚴重。通過分集接收技術，Rake接收機在CDMA移動通信系統中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優頻率利用率以及CDMA的多址和頻率分集，且系統容量和抗符號間干擾性能明顯優于傳統的單載波CDMA。這些特性使得多載波CDMA成為未來的寬帶無線通信系統最有希望的候選。 @@ 本文研究了一種多載波擴頻通信系統，介紹了其Rake接收機工作原理和設計思想，進行了理論仿真并用FPGA予以實現。 @@ 本文首先介紹了移動通信系統的發展歷史以及OFDM和CDMA技術原理，并描述了OFDM和CDMA結合的三種系統（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統模型；接著，介紹了目前影響移動通信的主要衰落以及Rake接收機基本原理及其作用。多徑信號的每路信號都可能含有可以利用的信息，Rake接收機就是通過多個相關接收器接收多徑信號中各路信號，通過信道估計和信道補償消去信道因子的附加相位，并把他們合并在一起，以此來改善信號的信噪比和系統的可靠性；在此基礎上，論文提出了一種多載波擴頻通信系統的實現方案，并詳細介紹了其Rake接收機實現原理，給出了最大比合并時各種分徑數目下系統誤碼率的仿真圖；最后介紹了此方案中Rake接收機的FPGA硬件實現設計方案及其系統測試結果。@@ 仿真結果顯示出隨著分集徑數的增加，系統的誤碼率顯著降低。表明Rake接收機抗多徑衰落效果顯著，且在多載波CDMA系統中其分集效果更好，實現相對簡單。最終Rake接收機的FPGA實現結果同理論仿真一致，時序通過，資源耗費不大，具有較大的實用價值。 @@關鍵詞：多載波擴頻通信，CDMA，Rake接收機，FPGA

標簽： Rake FPGA 多載波

上傳時間： 2013-07-25

上傳用戶：axxsa
MSP430系列多單片機間的SPI主從通信.rar

這篇文章介紹了MSP430系列多單片機間的SPI主從通信原理和相關例程

標簽： MSP 430 SPI

上傳時間： 2013-04-24

上傳用戶：啦啦啦啦啦啦啦
基于FPGA的電力系統諧波檢測裝置的研制.rar

隨著社會的發展，人們對電力需求特別是電能質量的要求越來越高。但由于非線性負荷大量使用，卻帶來了嚴重的電力諧波污染，給電力系統安全、穩定、高效運行帶來嚴重影響，給供用電設備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統領域極為關注的問題。諧波檢測是諧波研究中重要分支，是解決其它相關諧波問題的基礎。因此，對諧波的檢測和研究，具有重要的理論意義和實用價值。目前使用的電力系統諧波檢測裝置，大多基于微處理器設計。微處理器是作為整個系統的核心，它的性能高低直接決定了產品性能的好壞。而這種微處理器為主體構成的應用系統，存在效率低、資源利用率低、程序指針易受干擾等缺點。由于微電子技術的發展，特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設計技術的發展，使得設計電力系統諧波檢測專用的集成電路成為可能，同時為諧波檢測裝置的硬件設計提供了一個新的發展途徑。本文目標就是設計電力系統諧波檢測專用集成電路，從而可以實現對電力系統諧波的高精度檢測。采用專用集成電路進行諧波檢測裝置的硬件設計，具有體積小，速度快，可靠性高等優點，由于應用范圍廣，需求量大，電力系統諧波檢測專用集成電路具有很好的應用前景。本文首先介紹了國內外現行諧波檢測標準，調研了電力系統諧波檢測的發展趨勢；隨后根據裝置的功能需求，特別是依據其中諧波檢測國標參數的測量算法，為系統選定了基于FPGA的SOPC設計方案。本文分析了電力系統諧波檢測專用集成電路的功能模型，對專用集成電路進行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測專用集成電路的并行結構。設計了基于FPGA的諧波檢測專用集成電路設計和驗證的硬件平臺。配合專用集成電路的電子設計自動化(EDA)工具構建了智能監控單元專用集成電路的開發環境。在進行FPGA具體設計時，根據待實現功能的不同特點，分為用戶邏輯區域和Nios處理器模塊兩個部分。用戶邏輯區域控制A/D轉換器進行模擬信號的采樣，并對采樣得到的數字量進行諧波分析等運算。然后將結果存入片內的雙口RAM中，等待Nios處理器的訪問。Nios處理器對數據處理模塊的結果進一步處理，得到其各自對應的最終值，并將結果通過串行通信接口發送給上位機。最后，對設計實體進行了整體的編譯、綜合與優化工作，并通過邏輯分析儀對設計進行了驗證。在實驗室條件下，對監測指標的運算結果進行了實驗測量，實驗結果表明該監測裝置滿足了電力系統諧波檢測的總體要求。

標簽： FPGA 電力系統諧波檢測

上傳時間： 2013-04-24

上傳用戶：yw14205
用FPGA實現直接序列擴頻通信.rar

擴頻通信，即擴展頻譜通信技術(Spread Spectrum Communication)，它與光纖通信、衛星通信一同被譽為進入信息時代的三大高技術通信傳輸方式。擴頻通信是將待傳送的信息數據用偽隨機編碼序列，也即擴頻序列(SpreadSequence)調制，實現頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調及相關處理，恢復出原始信息數據。擴頻通信系統與常規的通信系統相比，具有很強的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點。現場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性，可讓設計者開發出滿足多種標準的產品。FPGA所固有的靈活性和性能也可讓設計者緊跟新標準的變化，并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現使用戶在對FPGA設計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機輔助設計(CAD)和規劃的電子設計活動產生了實在的設計實體論文對擴頻通信系統和FPGA設計方法進行了相關研究，并且用Altera公司的最新的FPGA開發平臺QuartusII實現了一個基帶擴頻通信系統的發送端部分，最后用軟件Protel99SE設計了相應的硬件電路。該系統的設計主要分為兩個部分。第一部分是用QuartusII軟件設計了系統的VHDL語言描述代碼，并對系統中每個模塊和整個系統進行相應的功能仿真和時序時延仿真；第二部分是設計了以FPGA芯片EP1C3T144C8N為核心的系統硬件電路，并進行了相關測試，完成了預定的功能。

標簽： FPGA 直接序列擴頻通信

上傳時間： 2013-07-26

上傳用戶：15679277906
基于FPGA的絕對式光電編碼器通信接口研究.rar

高速、高精度已經成為伺服驅動系統的發展趨勢，而位置檢測環節是決定伺服系統高速、高精度性能的關鍵環節之一。光電編碼器作為伺服驅動系統中常用的檢測裝置，根據結構和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅動系統的結論。絕對式光電編碼器精度高、位數多的特點決定其通信方式只能采取串行傳輸方式，且由相應的通信協議控制信息的傳輸。本文首先針對編碼器主要生產廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協議相關的硬件電路、數據幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎上，采用自頂向下的設計方法，將整個接口電路劃分成發送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設計編碼器接口電路。最終的設計在相關硬件電路上實現。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅動程序驗證了整個設計的各項功能，達到了設計的要求。

標簽： FPGA 光電編碼器通信接口

上傳時間： 2013-07-11

上傳用戶：snowkiss2014
基于FPGA的SCI串行通信接口的研究與實現.rar

國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現環上多計算機系統間的高速串行通信。本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議，接著對SCI串行通信接口的兩個模塊：SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上，利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信，并利用Aurora IP核實現了Aurora鏈路層協議；設計一個同步FIFO實現旁路FIFO；利用FPGA上的塊RAM實現發送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。設計選用硬件描述語言VerilogHDL和VHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結果正常。文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。

標簽： FPGA SCI 串行通信接口

上傳時間： 2013-04-24

上傳用戶：竺羽翎2222
USB20加密接口芯片的設計及其FPGA驗證.rar

信息安全在當今的社會生產生活中已經被廣為關注，對敏感信息進行加密是提高信息安全性的一種常見的和有效的手段。常見的加密方法有軟件加密和硬件加密。軟件加密的方法因為加密速度低、安全性差以及安裝不便，在一些高端或主流的加密處理中都采用硬件加密手段對數據進行處理。硬件加密設備如加密狗和加密卡已經廣泛地應用于信息加密領域當中。但是加密卡和加密狗因為采用的是多芯片結構，即采用獨立的USB通信芯片和獨立的加密芯片來分別實現數據的USB傳輸和加密功能，如果在USB芯片和加密芯片之間進行數據竊聽的話，很輕易地就可以獲得未加密的明文數據。作者提出了一種新的基于單芯片實現的USB加密接口芯片的構想，采用一塊芯片實現數據的USB2.0通信和AES加密功能，命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標準和AES加密算法。該加密芯片可以實現與主機的快速通信，具有快速的密碼處理能力，對外提供USB接口，支持基于USB密碼載體的自身安全初始化方式。根據設計思想，課題研究并設計了USB2.0加密接口芯片的總體硬件架構，設計了USB模塊和AES加密模塊。為了解決USB通信模塊與AES加密模塊之間存在的數據處理單元匹配以及速度匹配問題，本文設計了AESUSB緩沖器，優化了AES有限域加密算法。最后，利用VerilogHDL語言在FPGA芯片上實現了USB2.0加密接口芯片的功能，并在此基礎之上對加密芯片的通信和加密性能進行了測試和驗證。

標簽： FPGA USB 20

上傳時間： 2013-05-24

上傳用戶：黃華強