現(xiàn)代雷達(dá)系統(tǒng)廣泛采用脈沖壓縮技術(shù)，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達(dá)通過(guò)發(fā)射寬脈沖，保證足夠的最大作用距離，而接收時(shí)，采用相應(yīng)的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過(guò)程。同時(shí)，數(shù)字信號(hào)處理技術(shù)的迅猛發(fā)展和廣泛應(yīng)用，為雷達(dá)脈沖壓縮處理的數(shù)字化實(shí)現(xiàn)提供了可能。 本文主要研究雷達(dá)多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實(shí)現(xiàn)。在匹配濾波理論的指導(dǎo)下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時(shí)寬在42μs以內(nèi)、帶寬在5MHz以下的線性調(diào)頻信號(hào)(LFM)，非線性調(diào)頻信號(hào)(NLFM)和Taylor四相碼信號(hào)，且技術(shù)指標(biāo)完全滿足實(shí)用系統(tǒng)的設(shè)計(jì)要求。 本文完成的主要工作和創(chuàng)新之處有：(1)基于雙通道模數(shù)轉(zhuǎn)換器AD10242設(shè)計(jì)高精度數(shù)據(jù)采集電路，為整個(gè)脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號(hào)輸入電路的優(yōu)化和差分輸入時(shí)鐘的產(chǎn)生，以實(shí)現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求，以基于FPGAEP1K100QC208完成系統(tǒng)控制，使整個(gè)脈壓系統(tǒng)正確穩(wěn)定地工作。同時(shí)以該FPGA生成雙口RAM，實(shí)現(xiàn)數(shù)據(jù)暫存，以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設(shè)計(jì)基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng)，以完成多波形頻域數(shù)字脈沖壓縮的全部運(yùn)算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進(jìn)行數(shù)據(jù)通信。各DSP還使用一個(gè)鏈路口連接到接口板DSP，將脈壓結(jié)果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設(shè)計(jì)輸出板電路，完成數(shù)據(jù)對(duì)齊、求模和數(shù)據(jù)向下一級(jí)的輸出，并產(chǎn)生模擬輸出。 (5)調(diào)試并改進(jìn)處理板和輸出板。
標(biāo)簽： FPGA DSP 多波形 壓縮系統(tǒng)
上傳時(shí)間： 2013-06-11
上傳用戶：qq277541717
本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉(zhuǎn)換器部分、通訊部分的電路設(shè)計(jì)。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉(zhuǎn)換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內(nèi)用VHDL語(yǔ)言實(shí)現(xiàn)。通過(guò)上述設(shè)計(jì)實(shí)現(xiàn)了“準(zhǔn)單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。 所設(shè)計(jì)的數(shù)據(jù)采集器可以和結(jié)構(gòu)類似的上位機(jī)通訊，本課題完成了在上位機(jī)中用VHDL語(yǔ)言實(shí)現(xiàn)的通信電路模塊。通過(guò)上述兩部分工作，將微處理器、數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器等數(shù)字邏輯電路均集成在同一個(gè)FPGA內(nèi)部，形成一個(gè)可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開(kāi)關(guān)量驅(qū)動(dòng)芯片。FPGA內(nèi)部的硬件電路采用VHDL語(yǔ)言編寫；MCU軟核工作所需要的程序采用C語(yǔ)言編寫。多臺(tái)數(shù)據(jù)采集器與服務(wù)器構(gòu)成數(shù)據(jù)采集系統(tǒng)。服務(wù)器端軟件用VB開(kāi)發(fā)，既可以將實(shí)時(shí)采集的數(shù)據(jù)以數(shù)字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數(shù)據(jù)采集器是所有自控類系統(tǒng)所必需的電路模塊，所以一個(gè)通用的片上系統(tǒng)設(shè)計(jì)可以解決各類系統(tǒng)的應(yīng)用問(wèn)題，達(dá)到“設(shè)計(jì)復(fù)用”(DesignReuse)的目的。采用基于FPGA的SOPC設(shè)計(jì)的更加突出的優(yōu)點(diǎn)是不必更換芯片就可以實(shí)現(xiàn)設(shè)計(jì)的改進(jìn)和升級(jí)，同時(shí)也可以降低成本和提高可靠性。
標(biāo)簽： FPGA SOPC 數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2013-07-12
上傳用戶：a155166
本文首先研究了常規(guī)的數(shù)據(jù)采集的方法，針對(duì)由單片機(jī)構(gòu)成的數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問(wèn)題提出了基于現(xiàn)場(chǎng)可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對(duì)三片A/D芯片進(jìn)行控制的遠(yuǎn)程多路數(shù)據(jù)采集的解決方案。 本文利用VisualBasic編寫串口通信程序，通過(guò)串行端口向FPGA數(shù)據(jù)采集板發(fā)送數(shù)據(jù)采集的參數(shù)指令,FPGA數(shù)據(jù)采集板接受指令后進(jìn)行現(xiàn)場(chǎng)數(shù)據(jù)采集，并通過(guò)串行通信將數(shù)據(jù)發(fā)送到PC機(jī)，在通信過(guò)程中完全遵守RS-232協(xié)議，具有較強(qiáng)的通用性和推廣價(jià)值。然后本文重點(diǎn)介紹了該采集系統(tǒng)的硬件設(shè)計(jì)原理和軟件設(shè)計(jì)框架，實(shí)現(xiàn)實(shí)時(shí)嵌入式微機(jī)數(shù)據(jù)采集系統(tǒng)的軟件和硬件設(shè)計(jì)方法，將部分軟件的功能改由硬件實(shí)現(xiàn)，從邏輯上大大簡(jiǎn)化了嵌入式軟件的設(shè)計(jì)。
標(biāo)簽： FPGA WEB 遠(yuǎn)程 多路數(shù)據(jù)采集
上傳時(shí)間： 2013-04-24
上傳用戶：yaohe123
本文首先研究了常規(guī)的數(shù)據(jù)采集的方法，針對(duì)由單片機(jī)構(gòu)成的數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問(wèn)題提出了基于現(xiàn)場(chǎng)可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對(duì)三片A/D芯片進(jìn)行控制的遠(yuǎn)程多路數(shù)據(jù)采集的解決方案。 本文利用VisualBasic編寫串口通信程序，通過(guò)串行端口向FPGA數(shù)據(jù)采集板發(fā)送數(shù)據(jù)采集的參數(shù)指令,FPGA數(shù)據(jù)采集板接受指令后進(jìn)行現(xiàn)場(chǎng)數(shù)據(jù)采集，并通過(guò)串行通信將數(shù)據(jù)發(fā)送到PC機(jī)，在通信過(guò)程中完全遵守RS-232協(xié)議，具有較強(qiáng)的通用性和推廣價(jià)值。然后本文重點(diǎn)介紹了該采集系統(tǒng)的硬件設(shè)計(jì)原理和軟件設(shè)計(jì)框架，實(shí)現(xiàn)實(shí)時(shí)嵌入式微機(jī)數(shù)據(jù)采集系統(tǒng)的軟件和硬件設(shè)計(jì)方法，將部分軟件的功能改由硬件實(shí)現(xiàn)，從邏輯上大大簡(jiǎn)化了嵌入式軟件的設(shè)計(jì)。
標(biāo)簽： FPGA WEB 遠(yuǎn)程 多路數(shù)據(jù)采集
上傳時(shí)間： 2013-05-30
上傳用戶：1193169035
全數(shù)字調(diào)制解調(diào)技術(shù)具有多速率、多制式、智能性等特點(diǎn)，這極大的提高了通信系統(tǒng)的靈活性和通用性，符合未來(lái)通信技術(shù)發(fā)展的方向?！ ”疚膹娜缦聨讉€(gè)方面對(duì)全數(shù)字調(diào)制解調(diào)器進(jìn)行了深入系統(tǒng)研究：1，在介紹全數(shù)字調(diào)制解調(diào)器的發(fā)展現(xiàn)狀和研究QPSK通信調(diào)制解調(diào)方式的基礎(chǔ)上，依據(jù)軟件定性仿真分析了QPSK正交調(diào)制解調(diào)系統(tǒng)，設(shè)計(jì)出了滿足系統(tǒng)要求的實(shí)現(xiàn)電路框圖并選定了芯片；2，在完成了基于FPGA芯片實(shí)現(xiàn)QPSK調(diào)制解調(diào)的算法方案設(shè)計(jì)基礎(chǔ)上，利用VHDL語(yǔ)言完成了芯片程序的設(shè)計(jì)，并對(duì)其進(jìn)行了調(diào)試和功能仿真；3，利用設(shè)計(jì)出的調(diào)制解調(diào)器與選定的AD、DA、正交調(diào)制解調(diào)芯片，完成了QPSK通信系統(tǒng)的硬件電路的設(shè)計(jì)并完成了調(diào)制電路的研制；4，完成電路的信息速率大于300Kbps，產(chǎn)生的中頻信號(hào)中心頻率70MHz，帶寬500KHz，滿足系統(tǒng)設(shè)計(jì)要求，由于時(shí)間關(guān)系解調(diào)電路仍在調(diào)試中?！ ”疚幕贔PGA實(shí)現(xiàn)的QPSK數(shù)字調(diào)制解調(diào)器具有體積小、集成度高和軟件可升級(jí)等優(yōu)點(diǎn)，這為設(shè)計(jì)高集成和高靈活性的通信系統(tǒng)提供了技術(shù)基礎(chǔ)。
標(biāo)簽： QPSK FPGA 基帶 通信設(shè)計(jì)
上傳時(shí)間： 2013-07-08
上傳用戶：xinshou123456
頻率特性測(cè)試儀(簡(jiǎn)稱掃頻儀)是一種測(cè)試電路頻率特性的儀器，它廣泛應(yīng)用于無(wú)線電、電視、雷達(dá)及通信等領(lǐng)域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個(gè)模塊構(gòu)成，電路復(fù)雜，體積龐大，而且在高頻測(cè)量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設(shè)計(jì)的方法，針對(duì)可編程邏輯器件的特點(diǎn)，對(duì)硬件實(shí)現(xiàn)方法進(jìn)行了探索。 本文對(duì)三大關(guān)鍵技術(shù)進(jìn)行了深入研究： 第一，由掃頻信號(hào)發(fā)生器的設(shè)計(jì)出發(fā)，對(duì)直接數(shù)字頻率合成技術(shù)(DDS)進(jìn)行了系統(tǒng)的理論研究，并改進(jìn)了ROM壓縮方法，在提高壓縮比的同時(shí)，改進(jìn)了DDS系統(tǒng)的雜散度，并且利用該方法實(shí)現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號(hào)發(fā)生器。 第二，為了提高系統(tǒng)時(shí)鐘的工作頻率，對(duì)流水線算法進(jìn)行了深入的研究，并針對(duì)累加器的特點(diǎn)，進(jìn)行了一系列的改進(jìn)，使系統(tǒng)能在100MHz的頻率下正常工作。 第三，從系統(tǒng)頻率特性測(cè)試的理論出發(fā)，研究如何在FPGA中提高多位數(shù)學(xué)運(yùn)算的速度，從而提出了一種實(shí)現(xiàn)多位BCD碼除法運(yùn)算的方法—高速串行BCD碼除法；隨后，又將流水線技術(shù)應(yīng)用于該算法，對(duì)該方法進(jìn)行改進(jìn)，完成了基于流水線技術(shù)的BCD碼除法運(yùn)算的設(shè)計(jì)，并用此方法實(shí)現(xiàn)了頻率特性的測(cè)試。 在研究以上理論方法的基礎(chǔ)上，以大規(guī)?？删幊踢壿嬈骷﨓P1K100QC208和微處理器89C52為實(shí)現(xiàn)載體，提出了基于單片機(jī)和FPGA體系結(jié)構(gòu)的集成化設(shè)計(jì)方案；以VerilogHDL為設(shè)計(jì)語(yǔ)言，實(shí)現(xiàn)了頻率特性測(cè)試儀主要部分的設(shè)計(jì)。該頻率特性測(cè)試儀完成掃頻信號(hào)的輸出和頻率特性的測(cè)試兩大主要任務(wù)，而掃頻信號(hào)源和頻率特性測(cè)試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現(xiàn)了可編程邏輯器件的優(yōu)勢(shì)。 本文首先對(duì)相關(guān)的概念理論進(jìn)行了介紹，包括DDS原理、流水線技術(shù)等，進(jìn)而提出了系統(tǒng)的總體設(shè)計(jì)方案，包括設(shè)計(jì)工具、語(yǔ)言和實(shí)現(xiàn)載體的選擇，而后，簡(jiǎn)要介紹了微處理器電路和外圍電路，最后，較為詳細(xì)地闡述了兩個(gè)主要模塊的設(shè)計(jì)，并給出了實(shí)現(xiàn)方式。
標(biāo)簽： FPGA 頻率特性 測(cè)試 儀的研制
上傳時(shí)間： 2013-06-08
上傳用戶：xiangwuy
數(shù)字超聲診斷設(shè)備在臨床診斷中應(yīng)用十分廣泛，研制全數(shù)字化的醫(yī)療儀器已成為趨勢(shì)。盡管很多超聲成像儀器設(shè)計(jì)制造中使用了數(shù)字化技術(shù)，但是我們可以說(shuō)現(xiàn)代VLSI 和EDA 技術(shù)在其中并沒(méi)有得到充分有效的應(yīng)用。隨著現(xiàn)代電子信息技術(shù)的發(fā)展，PLD 在很多與B 型超聲成像或多普勒超聲成像有關(guān)的領(lǐng)域都得到了較好的應(yīng)用，例如數(shù)字通信和相控雷達(dá)領(lǐng)域。 在研究現(xiàn)代超聲成像原理的基礎(chǔ)上，我們首先介紹了常見(jiàn)的數(shù)字超聲成像儀器的基本結(jié)構(gòu)和模塊功能，同時(shí)也介紹了現(xiàn)代FPGA 和EDA 技術(shù)。隨后我們?cè)敿?xì)分析討論了B 超中，全數(shù)字化波束合成器的關(guān)鍵技術(shù)和實(shí)現(xiàn)手段。我們?cè)O(shè)計(jì)實(shí)現(xiàn)了片內(nèi)高速異步FIFO 以降低采樣率，仿真結(jié)果表明資源使用合理且訪問(wèn)時(shí)間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息，也能給出多普勒超聲成像所需要的回波的相移信息。我們?cè)O(shè)計(jì)實(shí)現(xiàn)了基于直接數(shù)字頻率合成原理的數(shù)控振蕩器，能夠給出一對(duì)幅值和相位較平衡的正交信號(hào)，且在FPGA 片內(nèi)實(shí)現(xiàn)方案簡(jiǎn)單廉價(jià)。數(shù)控振蕩器輸出波形的頻率可動(dòng)態(tài)控制且精度較高，對(duì)于隨著超聲在人體組織深度上的穿透衰減，導(dǎo)致回波中心頻率下移的聲學(xué)物理現(xiàn)象，可視作將回波接收機(jī)的中心頻率同步動(dòng)態(tài)變化進(jìn)行補(bǔ)償。 還設(shè)計(jì)實(shí)現(xiàn)了B 型數(shù)字超聲診斷儀前端發(fā)射波束聚焦和掃描控制子系統(tǒng)。在單片F(xiàn)PGA 芯片內(nèi)部設(shè)計(jì)實(shí)現(xiàn)了聚焦延時(shí)、脈寬和重復(fù)頻率可動(dòng)態(tài)控制的發(fā)射驅(qū)動(dòng)脈沖產(chǎn)生器、線掃控制、探頭激勵(lì)控制、功能碼存儲(chǔ)等功能模塊，功能仿真和時(shí)序分析結(jié)果表明該子系統(tǒng)為設(shè)計(jì)實(shí)現(xiàn)高速度、高精度、高集成度的全數(shù)字化超聲診斷設(shè)備打下了良好的基礎(chǔ)，將加快其研發(fā)和制造進(jìn)程，為生物醫(yī)學(xué)電子、醫(yī)療設(shè)備和超聲診斷等方面帶來(lái)新思路。
標(biāo)簽： FPGA 全數(shù)字 中的應(yīng)用 超聲診斷儀
上傳時(shí)間： 2013-06-18
上傳用戶：hfmm633
電力線通信技術(shù)利用分布廣泛的低壓電力線作為通信信道，實(shí)現(xiàn)internet高速互連，為用戶提供互聯(lián)網(wǎng)訪問(wèn)、視頻點(diǎn)播等服務(wù)，形成包括電力在內(nèi)的“四網(wǎng)合一”，目前正受到人們的關(guān)注。利用該技術(shù)，可以在居民區(qū)內(nèi)建立寬帶接入網(wǎng)，也可以利用遍布家庭各個(gè)房間的電源插座組成家庭局域網(wǎng)。但是電力線是傳輸電能的，因此通過(guò)電力線傳輸數(shù)據(jù)有許多的問(wèn)題需要解決。 OFDM(正交頻分復(fù)用)技術(shù)是實(shí)現(xiàn)電力線通信的一項(xiàng)熱門技術(shù)。OFDM采用添加循環(huán)前綴的技術(shù)，能有效地降低ICI(信道間干擾)和ISI(碼間干擾)。同時(shí)通過(guò)使用正交的子信道，大大提高了頻譜資源利用率。FPGA作為可編程邏輯器件，具有設(shè)計(jì)時(shí)間短、投資少、風(fēng)險(xiǎn)小的特點(diǎn)，而且可以反復(fù)修改，反復(fù)編程，直到完全滿足需要，具有其他方式無(wú)可比擬的方便性和靈活性，能夠加速數(shù)字系統(tǒng)的研發(fā)速度。本文著重研究了OFDM同步技術(shù)在FPGA上的實(shí)現(xiàn)。本論文主要是在項(xiàng)目組工作的基礎(chǔ)上構(gòu)造雙路信號(hào)數(shù)據(jù)糾正算法流程，提出最佳采樣點(diǎn)與載波相位估計(jì)算法，完善中各個(gè)子模塊算法的硬件設(shè)計(jì)流程。內(nèi)容安排如下：第一章介紹OFDM(正交頻分復(fù)用)技術(shù)的發(fā)展歷史、技術(shù)原理。第二章介紹了PLD的分類、工藝和結(jié)構(gòu)特點(diǎn)，以及FPGA的開(kāi)發(fā)環(huán)境、開(kāi)發(fā)流程和Verilog語(yǔ)言的特點(diǎn)。第三章對(duì)OFDM系統(tǒng)的同步模塊進(jìn)行詳細(xì)的闡述。第四章是OFDM同步算法的在FPGA上的實(shí)現(xiàn)，對(duì)各個(gè)子模塊進(jìn)行仿真，給出了仿真波形圖和系統(tǒng)性能分析。最后，第五章總結(jié)了全文的工作，對(duì)OFDM技術(shù)的實(shí)現(xiàn)需要進(jìn)一步完善的方面與后續(xù)工作進(jìn)行了探討。
標(biāo)簽： OFDM FPGA PLC 通信系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：hgy9473
無(wú)線模塊24l01 7對(duì)1多機(jī)通信
上傳時(shí)間： 2013-07-12
上傳用戶：yaohe123
本文介紹了移動(dòng)通信信道的基本理論，對(duì)移動(dòng)通信中的衰落信道進(jìn)行了分析和建模，在此基礎(chǔ)上通過(guò)使用matlab仿真軟件，采用相關(guān)算法編程對(duì)衰落信道進(jìn)行仿真，結(jié)果表明了信道分析的有效性。
標(biāo)簽： matlab 移動(dòng)通信 建模 仿真
上傳時(shí)間： 2013-07-06
上傳用戶：handless
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
