國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸,用于設計SCI串行通信接口,以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景,對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議,接著對SCI串行通信接口的兩個模塊:SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上,利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信,并利用Aurora IP核實現了Aurora鏈路層協議;設計一個同步FIFO實現旁路FIFO;利用FPGA上的塊RAM實現發送和接收存儲器;中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中,采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁:PCI核的配置模塊負責對PCI核進行配置,得到用戶需要的PCI核;用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能;并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL,在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線,利用Modelsim進行功能及時序仿真,使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序,用VC++6.0編寫相應的測試應用程序。最后,將FPGA設計下載到FC通信卡中運行,并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證,運行結果正常。 文章最后分析傳輸性能上的原因,指出工作中的不足之處和需要進一步完善的地方。
上傳時間: 2013-04-24
上傳用戶:竺羽翎2222
簡述了SPI總線協議工作時序和配置要求,通過一個成功的實例詳細介紹了使用SPI 總線實現DSP與MCU之間的高速通信方法,并參考實例給出了SPI接口的硬件連接、初始化、 以及傳輸測試程序的編寫方法。 關鍵詞:SPI接口;McBSP;總線;高速通信
上傳時間: 2013-04-24
上傳用戶:jhksyghr
單片機溫度采集器與PC104分站的串行通信:用PC104 模塊組建的礦井變電所采集分站,具有強大的以太網和CAN 總線通信功能。在PC104模塊底板上,設計了一個基于89C2051 單片機的溫度采集器
上傳時間: 2013-07-04
上傳用戶:xyipie
電力線通信技術利用分布廣泛的低壓電力線作為通信信道,實現internet高速互連,為用戶提供互聯網訪問、視頻點播等服務,形成包括電力在內的“四網合一”,目前正受到人們的關注。利用該技術,可以在居民區內建立寬帶接入網,也可以利用遍布家庭各個房間的電源插座組成家庭局域網。但是電力線是傳輸電能的,因此通過電力線傳輸數據有許多的問題需要解決。 OFDM(正交頻分復用)技術是實現電力線通信的一項熱門技術。OFDM采用添加循環前綴的技術,能有效地降低ICI(信道間干擾)和ISI(碼間干擾)。同時通過使用正交的子信道,大大提高了頻譜資源利用率。FPGA作為可編程邏輯器件,具有設計時間短、投資少、風險小的特點,而且可以反復修改,反復編程,直到完全滿足需要,具有其他方式無可比擬的方便性和靈活性,能夠加速數字系統的研發速度。本文著重研究了OFDM同步技術在FPGA上的實現。本論文主要是在項目組工作的基礎上構造雙路信號數據糾正算法流程,提出最佳采樣點與載波相位估計算法,完善中各個子模塊算法的硬件設計流程。內容安排如下:第一章介紹OFDM(正交頻分復用)技術的發展歷史、技術原理。第二章介紹了PLD的分類、工藝和結構特點,以及FPGA的開發環境、開發流程和Verilog語言的特點。第三章對OFDM系統的同步模塊進行詳細的闡述。第四章是OFDM同步算法的在FPGA上的實現,對各個子模塊進行仿真,給出了仿真波形圖和系統性能分析。最后,第五章總結了全文的工作,對OFDM技術的實現需要進一步完善的方面與后續工作進行了探討。
上傳時間: 2013-04-24
上傳用戶:hgy9473
近年來,隨著以太網技術的發展和普及,以TCP/IP協議為代表的開放式互聯網技術在各個領域都得到了廣泛的應用,但是大量的設備都有SPI串行接口,這些設備的串行數據需要通過網絡進行傳輸,因此必須要尋求一種解決方案,用來解決這些傳統設備與現今的網絡設備之間的互聯問題。本文針對這種情況設計了一種基于ARM處理器的嵌入式以太網接口系統。 本文分別對SPI串行通信和基于TCP/IP協議的以太網進行研究和分析,在此基礎上設計一個嵌入式系統—基子ARM處理器的串行通信與以太網的協議轉換系統,來實現SPI串行口與網口的數據傳輸。 首先分析了當前串行通信的應用現狀和以太網技術的發展動態,指出SPI串口設備網絡化的趨勢,然后詳細介紹了嵌入式處理器LM3S8962的特點和內部結構接著闡述了嵌入式TCP/IP協議棧的總體設計以及每層協議的編寫過程。在硬件設計方面,對本文所設計的系統—基于ARM處理器的串行通信與以太網的協議轉換系統進行了總體設計,將系統分為三個主要模塊:處理器模塊、SPI通信模塊和以太網接口模塊。同時在軟件設計方面對啟動代碼流程、驅動程序設計與實現、軟件包的配置進行了說明。對設計的主程序的流程圖以及各個任務參數設置加以分析。最后對系統進行了測試表明通信是成功的。 總之,本文完成了嵌入式網絡控制器的硬件平臺架構設計、嵌入式操作系統的移植,為今后嵌入式網絡控制器的后繼開發提供了一個嵌入式平臺,研究成果對于嵌入式遠程監控系統在遠程控制領域的應用具有一定的參考價值。
上傳時間: 2013-04-24
上傳用戶:jiiszha
基于小波變換和神經網絡理論,對非穩定、大信噪比(SNR)變化的通信信號進行有效的特征提取和分類,實現了通信信號調制方式的分類識別.首先,采用基于多分辨分析框架的Mallat快速算法提取離散細節作為特征采,實驗得出db3小波非常適合作為特征提取小波,用小波變換大大壓縮了通信信號特征矢量,提取的信號特征矢量64點;然后依據神經網絡理論,分別采用BP網絡作為分類器對通信信號調制識別分類.從計算機模擬實驗結果可知,該方法能很好地完成通信信號調制識別分類任務,使識別正確率得到了明顯改善,同時降低了識別分類過程的復雜度,并且為通信信號調制識別的DSP實現提供了快速計算的理論基礎.其次,介紹了TMS320LF2407 DSP和FPGA的結構原理,并在此基礎上設計了數字信號處理板和制作調試電路板.最后,用匯編和C語言編制A/D程序、串口通信程序和應用程序,并在信號處理板上調試和運行.
上傳時間: 2013-07-23
上傳用戶:731140412
MATLAB仿真通信PSK誤碼分析,主要用來測試SNR從0到10時的系統性能-MATLAB simulation PSK communication error analysis
上傳時間: 2013-04-24
上傳用戶:924484786
差分跳頻(DFH)是集跳頻圖案、信息調制與解調于一體,是一個全面基于數字信號處理的全新概念的通信系統,其技術體制和原理與常規跳頻完全不同,較好地解決了數據速率和跟蹤干擾等問題,代表了當前短波通信的一個重要發展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統,并獲得了成功,但我國對該體制和技術的研究還處于初始階段,目前還不太成熟,離實際應用還有一段距離。 本文主要基于FPGA芯片的基礎上對差分跳頻進行了研究,用FPGA來實現數字信號處理可以很好地解決并行性和速度問題,而且其靈活的可配置特性,使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。而且設計中盡量采用軟件無線電體系結構,減少模擬環節,把數字化處理盡量靠近天線,從而建立一個通用、標準、模塊化的硬件平臺,用軟件編程來實現差分跳頻的各種功能,從基于硬件的設計方法中解放出來。 本文首先介紹了課題背景及研究的意義,闡述了目前差分跳頻中頻率合成跟頻率識別的實現方案。在頻率合成中,著重對DDS的相位截斷誤差及幅度量化誤差進行仿真,找出基于FPGA實現的最佳參數及改善方法。在頻率識別中,基于Xilinx公司提供FFT IP核,接收端中的位同步,頻率識別均在FFT的理論上進行設計。最后根據設計方案制作基于FPGA的電路板。 設計中跳頻圖案、直接數字頻率合成器、頻率識別、位同步、跳頻圖案恢復、線性調頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設計,以便能夠在所有廠家的FPGA芯片中移植。
上傳時間: 2013-07-22
上傳用戶:yezhihao
擴頻通信技術是信息時代的三大高技術通信傳輸方式之一,與常規的通信技術相比。具有低截獲率、強抗噪聲、抗干擾性,具有信息隱蔽和多址通信等特點,目前已從軍事領域向民用領域迅速發展。在民用化之后,它被迅速推廣到各種公用和專用通信網絡之中,如衛星通信、數據傳輸、定位、測距等系統中。 擴頻通信技術中,最常見的是直接序列擴頻通信(DSSS)系統,然而目前專用擴頻芯片大部分功能都已固化。缺少產品開發的靈活性。其次,目前用FPGA與DSP相結合實現的直接序列擴頻的收發系統比較多,系統復雜且成本高。另外,現代擴頻通信系統在接收和發送端需要完成許多快速復雜的信號處理,這對電路的可靠性和處理速度提出了更高的要求。因此,設計一個全部用FPGA技術實現的擴頻通信收、發系統具有較強的實際應用價值。 根據FPGA的高速并行處理能力和全硬件實現的特點,采用直接序列擴頻技術,借助QuartusⅡ6.0及Protel99se工具,完成了系統的軟件仿真和硬件電路設計。實驗結果表明,比用傳統的FPGA與DSP相結合實現方式,提高了處理速度,減少了硬件延時。同時采用了流水線技術,提高了系統并行處理的能力。并且系統功能可以通過程序來修改和升級,與專用擴頻芯片相比,具有很大的靈活性。所有模塊都集成在一個芯片中,提高了系統的穩定性和可靠性。
上傳時間: 2013-05-18
上傳用戶:天天天天
本文應用EDA技術,基于FPGA器件設計與實現UART,并采用CRC校驗。主要工作如下: 1、在異步串行通信電路部分完全用FPGA來實現。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實現異步串行通信的接收、發送和接口控制功能,利用FPGA集成度比較高,具有在線可編程能力,在其完成各種功能的同時,完全可以將串行通信接口構建其中,可根據實際需求分配資源。 2、利用VerilogHDL語言非常容易掌握,功能比VHDL更強大的特點,可以在設計時不斷修改程序,來適用不同規模的應用,而且采用Verilog輸入法與工藝性無關,利用系統設計時對芯片的要求,施加不同的約束條件,即可設計出實際電路。 3、利用ModelSim仿真工具對程序進行功能仿真和時序仿真,以驗證設計是否能獲得所期望的功能,確定設計程序配置到邏輯芯片之后是否可以運行,以及程序在目標器件中的時序關系。 4、為保證數據傳輸的正確性,采用循環冗余校驗CRC(CyclicRedundancyCheck),該編碼簡單,誤判概率低,為了減少硬件成本,降低硬件設計的復雜度,本設計通過CRC算法軟件實現。 實驗結果表明,基于EDA技術的現場可編程門陣列FPGA集成度高,結構靈活,設計方法多樣,開發周期短,調試方便,修改容易,采用FPGA較好地實現了串行數據的通信功能,并對數據作了一定的處理,本設計中為CRC校驗。另外,可以利用FPGA的在線可編程特性,對本設計電路進行功能擴展,以滿足更高的要求。
上傳時間: 2013-04-24
上傳用戶:Altman