本課題是在課題組已實現(xiàn)的高速串行通信平臺的基礎上，進一步引伸，設計開源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核，力求在從模式下，做到占用資源更少，傳輸速度更快，也為以后實現(xiàn)更完整的功能提供平臺。 本文以此為背景，基于FPGA平臺，搭建以開源的PCI軟核為核心的串行通信接口平臺，使其成為PCI總線與用戶邏輯之間的橋梁，使用戶邏輯避開與復雜的PCI總線協(xié)議。本課題采用Spartan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開發(fā)板作為串行通信接口的硬件實驗平臺，實現(xiàn)了支持配置讀/寫交易、單數(shù)據(jù)段讀/寫、突發(fā)模式讀/寫、命令/地址譯碼功能和數(shù)據(jù)傳送錯誤檢測與處理功能的PCI軟核。 本文主要闡述了以PCI軟核為核心的串行通信平臺的實現(xiàn)，首先介紹了PCI軟核的編程語言、軟件工具和硬件實驗平臺Spartan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開發(fā)板。然后，介紹了PCI總線命令、PCI軟核所支持的功能、PCI軟核兩側(cè)信號的定義、PCI軟核配置模塊以及探討了PCI軟核的狀態(tài)機接收、發(fā)送數(shù)據(jù)等過程，分析了PCI軟核的數(shù)據(jù)收發(fā)功能仿真，主要包括配置讀/寫交易、單數(shù)據(jù)段模式讀/寫和突發(fā)模式讀/寫的仿真圖形，并闡述了管腳約束的操作流程。最后介紹PCI軟核模塊的WDM驅(qū)動，內(nèi)容包括驅(qū)動程序簡介、驅(qū)動程序的開發(fā)、中斷處理、驅(qū)動程序與應用程序之間的通信以及應用程序操作。最后，對PCI軟核的各種性能進行了比較分析。整個模塊設計緊湊，完成在實驗平臺上的數(shù)據(jù)發(fā)送。 設計選用硬件描述語言VerilogHDL，在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為PCI軟核編寫WinXP下的驅(qū)動程序，用VC++6.0編寫相應的測試應用程序。之后，將FPGA設計下載到Spanan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開發(fā)板中運行。 文章最后指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：sc965382896
為適應組合導航計算機系統(tǒng)的微型化、高性能度的要求，拓寬導航計算機的應用領(lǐng)域，本文設計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協(xié)同合作的導航計算機系統(tǒng)。 論文在闡述了組合導航計算機的特點和應用要求后，提出基于DSP和FPGA的組合導航計算機系統(tǒng)方案。該方案以DSP為導航解算處理器，由FPGA完成IMU信號的采集和緩存以及系統(tǒng)控制信號的整合；DSP通過EMIF接口實現(xiàn)和FPGA通信。在此基礎上研究了各擴展通信接口、系統(tǒng)硬件原理圖和PCB的開發(fā)，且在FPGA中使用調(diào)用IP核來實現(xiàn)FIR低通濾波數(shù)據(jù)處理機抖激光陀螺的機抖振動的影響。其次，詳細闡述了利用TI公司的DSP集成開發(fā)環(huán)境和DSP/BIOS準實時操作系統(tǒng)開發(fā)多任務系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實時操作系統(tǒng)提供的多任務機制，將采集處理按照功能劃分四個相對獨立的任務，這些任務在DSP/BIOS的調(diào)度下，按照用戶指定的優(yōu)先級運行，大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導航計算機系統(tǒng)研制開發(fā)是軟、硬件研究緊密結(jié)合的過程。在微型導航計算機系統(tǒng)方案建立的基礎上，本文首先討論了系統(tǒng)硬件整體設計和軟件開發(fā)流程；其次針對導航計算機系統(tǒng)各個功能模塊以及多項關(guān)鍵技術(shù)進行了設計與開發(fā)工作，涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號采集模塊和數(shù)據(jù)存儲模塊；最后，對導航計算機系統(tǒng)進行了聯(lián)合調(diào)試工作，并對各個模塊進行了詳細的功能測試與驗證，完成了微型導航計算機系統(tǒng)的制作。 以DSP/FPGA作為導航計算機硬件平臺的捷聯(lián)式慣性導航實時數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實時性、穩(wěn)定性要求，適應了其高性能、低成本、低功耗的發(fā)展方向。
上傳時間： 2013-04-24
上傳用戶：lishuoshi1996
隨著社會的發(fā)展，人們對電力需求特別是電能質(zhì)量的要求越來越高。但由于非線性負荷大量使用，卻帶來了嚴重的電力諧波污染，給電力系統(tǒng)安全、穩(wěn)定、高效運行帶來嚴重影響，給供用電設備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統(tǒng)領(lǐng)域極為關(guān)注的問題。諧波檢測是諧波研究中重要分支，是解決其它相關(guān)諧波問題的基礎。因此，對諧波的檢測和研究，具有重要的理論意義和實用價值。 目前使用的電力系統(tǒng)諧波檢測裝置，大多基于微處理器設計。微處理器是作為整個系統(tǒng)的核心，它的性能高低直接決定了產(chǎn)品性能的好壞。而這種微處理器為主體構(gòu)成的應用系統(tǒng)，存在效率低、資源利用率低、程序指針易受干擾等缺點。由于微電子技術(shù)的發(fā)展，特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設計技術(shù)的發(fā)展，使得設計電力系統(tǒng)諧波檢測專用的集成電路成為可能，同時為諧波檢測裝置的硬件設計提供了一個新的發(fā)展途徑。本文目標就是設計電力系統(tǒng)諧波檢測專用集成電路，從而可以實現(xiàn)對電力系統(tǒng)諧波的高精度檢測。采用專用集成電路進行諧波檢測裝置的硬件設計，具有體積小，速度快，可靠性高等優(yōu)點，由于應用范圍廣，需求量大，電力系統(tǒng)諧波檢測專用集成電路具有很好的應用前景。 本文首先介紹了國內(nèi)外現(xiàn)行諧波檢測標準，調(diào)研了電力系統(tǒng)諧波檢測的發(fā)展趨勢；隨后根據(jù)裝置的功能需求，特別是依據(jù)其中諧波檢測國標參數(shù)的測量算法，為系統(tǒng)選定了基于FPGA的SOPC設計方案。 本文分析了電力系統(tǒng)諧波檢測專用集成電路的功能模型，對專用集成電路進行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測專用集成電路的并行結(jié)構(gòu)。設計了基于FPGA的諧波檢測專用集成電路設計和驗證的硬件平臺。配合專用集成電路的電子設計自動化(EDA)工具構(gòu)建了智能監(jiān)控單元專用集成電路的開發(fā)環(huán)境。 在進行FPGA具體設計時，根據(jù)待實現(xiàn)功能的不同特點，分為用戶邏輯區(qū)域和Nios處理器模塊兩個部分。用戶邏輯區(qū)域控制A/D轉(zhuǎn)換器進行模擬信號的采樣，并對采樣得到的數(shù)字量進行諧波分析等運算。然后將結(jié)果存入片內(nèi)的雙口RAM中，等待Nios處理器的訪問。Nios處理器對數(shù)據(jù)處理模塊的結(jié)果進一步處理，得到其各自對應的最終值，并將結(jié)果通過串行通信接口發(fā)送給上位機。 最后，對設計實體進行了整體的編譯、綜合與優(yōu)化工作，并通過邏輯分析儀對設計進行了驗證。在實驗室條件下，對監(jiān)測指標的運算結(jié)果進行了實驗測量，實驗結(jié)果表明該監(jiān)測裝置滿足了電力系統(tǒng)諧波檢測的總體要求。
標簽： FPGA 電力系統(tǒng) 諧波檢測
上傳時間： 2013-04-24
上傳用戶：yw14205
智能化住宅小區(qū)，是指在一定范圍內(nèi)通過有效的傳輸網(wǎng)絡，將多元住處服務、物業(yè)管理、安防以及住宅智能化等系統(tǒng)結(jié)合在一起，為該小區(qū)的服務與管理提供高技術(shù)的智能化手段。從而實現(xiàn)快捷高效的超值服務管理和安全舒適的家居環(huán)境，使業(yè)主生活得更安全、更方便。 隨著國民經(jīng)濟和科學技術(shù)水平的提高，特別是計算機技術(shù)、通信技術(shù)、網(wǎng)絡技術(shù)和控制技術(shù)的迅速發(fā)展，促進了智能小區(qū)在我國的推廣和應用。目前這些小區(qū)的智能化建設大多數(shù)是采用Lonworks、FF等現(xiàn)場總線技術(shù)。但是現(xiàn)場總線協(xié)議標準化程度還不成熟，且成本較高。隨著寬帶Internet進入家庭，利用Internet來構(gòu)建智能小區(qū)已成為大勢所趨。 本文介紹了一種基于以太網(wǎng)和FPGA的嵌入式智能小區(qū)管理系統(tǒng)的組建方法。首先，以Altera的FPGA為核心，通過在外圍添加適當?shù)拇鎯υO備和通信接口設備，構(gòu)成一個嵌入式系統(tǒng)的硬件平臺。其次，在此平臺的基礎上，通過在FPGA中定制Nios Ⅱ軟核處理器以及在外圍的Flash存儲器中下載uClinux操作系統(tǒng)，從而構(gòu)建出一套資源豐富的嵌入式操作系統(tǒng)。該系統(tǒng)帶有一個網(wǎng)絡功能齊全的Web服務器。最后，將此操作系統(tǒng)作為智能小區(qū)的樓宇集中器，再根據(jù)需要配置適當?shù)牟杉骱惋@示器，就可以組建成一套功能強大的智能小區(qū)管理系統(tǒng)。它可以完成圖像抄表、定時圖像采集、實時溫度監(jiān)控、樓宇廣播、智能語音報警等功能。 這種利用當前流行的嵌入式系統(tǒng)來組建的智能小區(qū)管理系統(tǒng)，不但實現(xiàn)簡單、功能強大；而且節(jié)約布線、成本低廉。因此具有很高的性價比，相信在未來有較大的市場潛力。 本文主要包括如下幾個部分：系統(tǒng)硬件結(jié)構(gòu)設計，包括系統(tǒng)的原理圖構(gòu)建和PCB板的繪制：系統(tǒng)核心處理器設計，包括Nios Ⅱ軟核CPU的設計方法、外圍存儲和通信器件的添加及設計方法；嵌入式操作系統(tǒng)uClinux的相關(guān)知識及移植方法：系統(tǒng)的軟件結(jié)構(gòu)設計，包括圖像采集、溫度采集、LCD顯示等CGI程序設計，以及單片機語音報警程序設計等；最后給出了調(diào)試情況以及一些試驗結(jié)果。
上傳時間： 2013-04-24
上傳用戶：木末花開
在測井過程中，由于測井深度直接影響到其它測井信息的準確性，所以精確的測井深度變得越來越重要。本文針對現(xiàn)有絞車系統(tǒng)的不足(CPU為單片機決定其精度不高、缺少完善的深度校正系統(tǒng)等)，首次將DSP與FPGA應用到測井絞車系統(tǒng)中，充分利用FPGA硬件資源豐富、速度快及DSP軟件設計靈活的特點，使系統(tǒng)硬件、軟件結(jié)構(gòu)更加合理，功能得到增強，性價比進一步提高，從而優(yōu)化了整個系統(tǒng)，為今后絞車設計提供了新的方法和途徑。 本文相對其它絞車系統(tǒng)的設計，主要特點有：設計了比較完善的深度校正模塊(深度脈沖校正、根據(jù)磁記號與磁定位信號的校正、由張力等原因引起的電纜形變的校正)。將打標和測量一體化。設計了方便的通信接口(校正后的深度脈沖及DSP通過RS232與主測井儀的通信)。使用DSP作為CPU并且配合FPGA作預處理從而提高了測量深度的準確性。電路采用了可編程邏輯器件，提高了電路工作的可靠性，減小了電路板面積。另外，本文在研究電纜絞車系統(tǒng)的同時，對測井的地面信號處理也進行了初步的研究，主要是對趨膚效應的校正做了初步的研究。 本文所完成的是一個完整的測量與打標系統(tǒng)，通過室內(nèi)與現(xiàn)場實驗，得出該系統(tǒng)具有高精度、高智能化等優(yōu)點。最后，本文對該系統(tǒng)的發(fā)展方向作了展望。
標簽： FPGA DSP 絞車 系統(tǒng)研究
上傳時間： 2013-07-08
上傳用戶：星仔
本文設計實現(xiàn)了一種基于FPGA的DES加密系統(tǒng)。 概括起來，本文主要完成了以下幾方面的主要工作：完成了DES加密系統(tǒng)的整體設計。整個系統(tǒng)包括DES加密核心模塊，UART通信接口模塊和BLOCKRAM存儲模塊。以EITS2003開發(fā)板為硬件開發(fā)平臺，ISEwebpack為開發(fā)軟件，用Verilog硬件描述語言設計并且實現(xiàn)了三大模塊的具體功能及整體連接。用PC，串口調(diào)試工具，UART通信接口和EITS2003開發(fā)板測試并驗證了整個系統(tǒng)的功能。探討了DES加密系統(tǒng)在軍事通信總站內(nèi)的應用。
標簽： FPGA DES 加密 系統(tǒng)設計
上傳時間： 2013-06-14
上傳用戶：dancnc
低壓電力線通信(PLC)具有網(wǎng)絡分布廣、無需重新布線和維護方便等優(yōu)點。近年來，低壓電力線通信被看成是解決信息高速公路“最后一英里”問題的一種方案，在國內(nèi)外掀起了一個新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落，而且還存在開關(guān)噪聲和窄帶噪聲，因此在電力線通信系統(tǒng)中，信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實現(xiàn)OFDM系統(tǒng)中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成，解碼端由Viterbi譯碼器和解交織器組成，同時為了與PC機進行通信，還在FPGA上做了一個RS232串行接口模塊，以上所有的模塊均采用硬件描述語言VerilogHDL編寫。另外，峰值平均功率比(PAR)較大是OFDM系統(tǒng)所面臨的一個重要問題，必須要考慮如何降低大峰值功率信號出現(xiàn)的概率。本文重點研究了三種降低PAR的方法：即信號預畸變技術(shù)、信號非畸變技術(shù)和編碼技術(shù)。這三種方法各有優(yōu)缺點，但是迄今為止還沒有一種好方法能夠徹底地解決OFDM系統(tǒng)中較高PAR的弊病。本論文內(nèi)容安排如下：第一章介紹了課題的背景，可編程器件和OFDM技術(shù)的發(fā)展歷程。第二章詳細介紹了OFDM的原理以及實現(xiàn)OFDM所采用的一些技術(shù)細節(jié)。第三章詳細介紹了本課題中信道編碼的方案，包括信道編碼的基本原理，組成結(jié)構(gòu)以及方案中采用的卷積碼和交織的原理及設計。第四章詳細討論了編碼方案如何在FPGA上實現(xiàn)，包括可編程邏輯器件FPGA/CPLD的結(jié)構(gòu)特點，開發(fā)流程，以及串口通信接口、編解碼器的FPGA設計。第五章詳細介紹了如何降低OFDM系統(tǒng)中的峰值平均功率比。最后，在第六章總結(jié)全文，并對課題中需要進一步完善的方面進行了探討。
上傳時間： 2013-04-24
上傳用戶：520
隨著科學技術(shù)的進步，電腦互聯(lián)網(wǎng)的普及，傳統(tǒng)糧倉人工監(jiān)控的方式正在被更加方便和高精確度的檢測控制系統(tǒng)所替代。在單機局部檢測控制的基礎上，利用互聯(lián)網(wǎng)技術(shù)將整個糧倉測控系統(tǒng)集成在一起，通過網(wǎng)頁訪問方式，糧倉管理人員能夠更快更好地了解糧倉具體環(huán)境指標，各項溫濕度，氣體含量并通過控制電機等方式對環(huán)境各參數(shù)進行控制。 本文提出并設計了一套以ARM嵌入式開發(fā)板為核心的現(xiàn)代糧情測控系統(tǒng)。嵌入式糧情測控系統(tǒng)在傳感器采集到信號，進行處理后，將數(shù)據(jù)顯示在網(wǎng)頁和嵌入式開發(fā)板液晶屏上，通過TCP/IP協(xié)議，使用IE瀏覽器就可以在線查看實時數(shù)據(jù)，并且可以保存和打印數(shù)據(jù)，另外還可以通過網(wǎng)頁控制電機等設備工作。該系統(tǒng)硬件平臺使用ARM9微處理器S3C2410，以核心板和底板的方式組成，可以采集多路模擬和數(shù)字信號；支持標準RS232接口和USB通信接口；采用液晶顯示屏和觸摸屏的人機交互接口，為操作人員提供了良好的監(jiān)控界面；軟件系統(tǒng)使用嵌入式Linux操作系統(tǒng)，通過交叉編譯模式，使用C語言編寫移植傳感器驅(qū)動和電機控制程序，使用Boa嵌入式WEB服務器和SQLite數(shù)據(jù)庫搭建遠程監(jiān)控系統(tǒng)，使用MiniGUI圖形軟件系統(tǒng)編寫了終端界面程序，完成了人機交互界面的設計。 本文第一章綜合介紹了課題研究背景及嵌入式糧情測控系統(tǒng)的設計方案。第二章概述了嵌入式糧情測控系統(tǒng)的設計，包括嵌入式系統(tǒng)的特點及其軟硬件組成部分，以及系統(tǒng)設計中選用的各種傳感器及電機驅(qū)動器等。第三章詳細闡述了嵌入式糧情測控系統(tǒng)的實現(xiàn)，包括嵌入式系統(tǒng)軟件開發(fā)流程，傳感器和電機的驅(qū)動及控制程序，以及嵌入式WEB遠程監(jiān)控系統(tǒng)的設計實現(xiàn)。第四章介紹了MiniGUI軟件界面的設計以及應用程序的設計。 論文最后對本課題的完成情況做了總結(jié)和評價，并且為本課題的發(fā)展提出了建議。
標簽： ARMLinuz 嵌入式 測控系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：龍飛艇
在現(xiàn)代工業(yè)測控領(lǐng)域，人們對數(shù)據(jù)采集的要求越來越高；不僅要求高速、高精度還要求采集設備便攜化、網(wǎng)絡化和智能化，此外還需要友好的人機界面。傳統(tǒng)的8/16位單片機因資源極度受限，難以滿足上述要求；而PCI或ISA數(shù)據(jù)采集卡，則存在著安裝麻煩、價格昂貴且電磁兼容性差等缺點。32位嵌入式微處理器的出現(xiàn)很好地解決了上述矛盾，本文的研究正是基于ARM的嵌入式數(shù)據(jù)采集系統(tǒng)的設計。 本文以齒輪箱或機械轉(zhuǎn)軸的振動信號為采集對象設計了基于ARM處理器和嵌入式Linux的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)硬件平臺以S3C2410主控板和自行研制的振動信號調(diào)理板為核心，在此基礎上擴展了UART、RS485、USB、TCP/IP以及單總線通信接口，適應多種條件下的數(shù)據(jù)傳輸。同時系統(tǒng)提供了LCD顯示和觸摸屏輸入模塊，具備良好的人機交互功能。軟件方面，搭建Linux交叉開發(fā)環(huán)境，實現(xiàn)了基于Linux操作系統(tǒng)的Bootloader的移植。最后，根據(jù)課題需要，完成了A/D采樣和單總線驅(qū)動程序的設計。 本嵌入式數(shù)據(jù)采集系統(tǒng)存儲容量大，硬件接口豐富，軟件資源配置靈活，設計方案具有很好的通用性和可擴展性。
標簽： ARM 處理器 數(shù)據(jù)采集 系統(tǒng)設計
上傳時間： 2013-05-28
上傳用戶：D&L37
在測井過程中，由于測井深度直接影響到其它測井信息的準確性，所以精確的測井深度變得越來越重要。本文針對現(xiàn)有絞車系統(tǒng)的不足(CPU為單片機決定其精度不高、缺少完善的深度校正系統(tǒng)等)，首次將DSP與FPGA應用到測井絞車系統(tǒng)中，充分利用FPGA硬件資源豐富、速度快及DSP軟件設計靈活的特點，使系統(tǒng)硬件、軟件結(jié)構(gòu)更加合理，功能得到增強，性價比進一步提高，從而優(yōu)化了整個系統(tǒng)，為今后絞車設計提供了新的方法和途徑。 本文相對其它絞車系統(tǒng)的設計，主要特點有：設計了比較完善的深度校正模塊(深度脈沖校正、根據(jù)磁記號與磁定位信號的校正、由張力等原因引起的電纜形變的校正)。將打標和測量一體化。設計了方便的通信接口(校正后的深度脈沖及DSP通過RS232與主測井儀的通信)。使用DSP作為CPU并且配合FPGA作預處理從而提高了測量深度的準確性。電路采用了可編程邏輯器件，提高了電路工作的可靠性，減小了電路板面積。另外，本文在研究電纜絞車系統(tǒng)的同時，對測井的地面信號處理也進行了初步的研究，主要是對趨膚效應的校正做了初步的研究。 本文所完成的是一個完整的測量與打標系統(tǒng)，通過室內(nèi)與現(xiàn)場實驗，得出該系統(tǒng)具有高精度、高智能化等優(yōu)點。最后，本文對該系統(tǒng)的發(fā)展方向作了展望。
標簽： FPGA DSP 絞車 系統(tǒng)研究
上傳時間： 2013-05-18
上傳用戶：黃華強
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
