本文首先從數(shù)控系統(tǒng)的組成與特點進行詳細(xì)分析，然后對運動控制卡在整個系統(tǒng)中承擔(dān)功能進行了分析。根據(jù)數(shù)字型號處理器件的快速運算能力和現(xiàn)場可編程門陣列器件的靈活、通用性提出了基于DSP器件和FPGA器件進行總體設(shè)計的規(guī)劃。 本文重點詳細(xì)闡述了四軸運動控制卡硬件電路的設(shè)計。通過對現(xiàn)有部分PC總線的介紹與比較，設(shè)計選擇了PCI總線作為上位PC與運動控制卡的通信總線，并且選擇PCI9052芯片來設(shè)計PCI接口模塊；基于DSP器件的特點，設(shè)計選擇了TMS320LF2407芯片為核心，進行運算控制單元的設(shè)計，同時對其主要內(nèi)部資源進行了分配。最后，根據(jù)硬件的原理圖，完成了具體電路板的制作。 對軟件設(shè)計，文章主要對插補算法在DSP上的實現(xiàn)作了一些探討。介紹了兩種加速模式：梯形加速模式和s曲線加速模式。就逐點比較法直線和圓弧插補算法以及數(shù)字積分插補原理也進行了分析。最終，提出總體程序流程控制、速度控制算法、插補算法等的程序設(shè)計框架，并進行了具體程序設(shè)計。
上傳時間： 2013-05-31
上傳用戶：kennyplds
第三代移動通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點。本系統(tǒng)采用了第三代移動通信系統(tǒng)的部分關(guān)鍵技術(shù)，采用直接序列擴頻方式實現(xiàn)多路寬帶信號的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計中，我們綜合考慮了系統(tǒng)性能要求，功能實現(xiàn)復(fù)雜度與系統(tǒng)資源利用率，選擇了并行導(dǎo)頻體制、串行滑動相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機制、導(dǎo)頻信道估計方案和相干解擴方式，并在Quartus軟件平臺上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計。通過對硬件測試板的測試表明文中介紹的方案和設(shè)計方法是可行和有效的。并在測試的基礎(chǔ)上對系統(tǒng)提出了改進意見。
標(biāo)簽： FPGA 多路 分 通信系統(tǒng)
上傳時間： 2013-06-27
上傳用戶：fzy309228829
隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問世，可以滿足不同場景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來越多地受到業(yè)界的關(guān)注和重視。 本文主要從TD—SCDMA頻點拉遠(yuǎn)系統(tǒng)(RRU)和軟件無線電技術(shù)的發(fā)展入手，重點研究TD—SCDMA頻點拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計與實現(xiàn)。TD—SCDMA通信系統(tǒng)通過靈活分配不同的上下行時隙，實現(xiàn)業(yè)務(wù)的不對稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復(fù)雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時隙數(shù)增加而增加，對整個頻點拉遠(yuǎn)系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無線電平臺，一方面軟件算法可以有效保證時隙分配的準(zhǔn)確性，保證對前端控制器的開關(guān)控制，以及對上下行功率讀取計算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
上傳時間： 2013-04-24
上傳用戶：18752787361
擴頻通信具有較強的抗干擾、抗偵查和抗衰落能力,可以實現(xiàn)碼分多址,目前廣泛應(yīng)用于通信抗干擾、衛(wèi)星通信、導(dǎo)航、保密通信、測距和定位等各個方面。另外,隨著集成電路技術(shù)的飛速發(fā)展,數(shù)字接收機和軟件無線電也已經(jīng)是現(xiàn)代通信研究的一個熱點。 本文正是順應(yīng)這種發(fā)展趨勢,在某工程項目的通信分系統(tǒng)中建立CDMA直接序列擴頻通信系統(tǒng)。 本文作者承擔(dān)了多點無線擴頻通信系統(tǒng)的研究,建立了一個完整的仿真系統(tǒng)。提出了適合于本系統(tǒng)的實現(xiàn)算法,同時還建立了基于軟件無線電平臺的系統(tǒng)的全FPGA設(shè)計和實現(xiàn),包括各個模塊的測試和整個系統(tǒng)的聯(lián)合測試。 文章的主要內(nèi)容如下： 1.簡述了擴頻通信及軟件無線電的發(fā)展及現(xiàn)狀。 2. 對直擴系統(tǒng)的基本原理和系統(tǒng)中采用的相關(guān)關(guān)鍵技術(shù)進行了闡述。相關(guān)關(guān)鍵技術(shù)包括擴頻碼的研究和選取,擴頻碼同步的研究,包括捕獲算法和跟蹤算法的研究,以及自適應(yīng)門限的研究。 3.詳細(xì)討論了該多點無線通信系統(tǒng)的設(shè)計與實現(xiàn),提出了適合于本系統(tǒng)的算法。首先闡述了系統(tǒng)的總體設(shè)計方案和設(shè)計參數(shù),接著分為物理層和鏈路層詳細(xì)闡述了各個模塊的設(shè)計與仿真,包括matlab仿真和modelsim仿真,文中給出了大量的仿真結(jié)果圖。仿真結(jié)果證明算法的正確性,仿真性能也能滿足系統(tǒng)設(shè)計的要求。 4.介紹了該多點無線通信系統(tǒng)的硬件平臺與系統(tǒng)調(diào)試。首先介紹了系統(tǒng)的硬件平臺和硬件框圖,介紹了系統(tǒng)的相關(guān)器件及其配置,接著介紹了FPGA的開發(fā)流程、開發(fā)工具、設(shè)計原則及遇到的相關(guān)問題,最后介紹了系統(tǒng)的設(shè)計驗證與性能分析,給出了系統(tǒng)的調(diào)試方案和調(diào)試結(jié)果。 本文所討論的多點無線通信系統(tǒng)已經(jīng)在某工程項目的通信分系統(tǒng)中實現(xiàn)。目前工作正常,性能良好,具有通用性、可移植性,有重要的理論及實用價值。
標(biāo)簽： 多點 無線擴頻 通信系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：wzr0701
LabVIEW與Excel的通信方法 Communication Method between LabVIEW and Excel
上傳時間： 2013-07-08
上傳用戶：D&L37
差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個全面基于數(shù)字信號處理的全新概念的通信系統(tǒng)，其技術(shù)體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問題，代表了當(dāng)前短波通信的一個重要發(fā)展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國對該體制和技術(shù)的研究還處于初始階段，目前還不太成熟，離實際應(yīng)用還有一段距離。 本文主要基于FPGA芯片的基礎(chǔ)上對差分跳頻進行了研究，用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。而且設(shè)計中盡量采用軟件無線電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個通用、標(biāo)準(zhǔn)、模塊化的硬件平臺，用軟件編程來實現(xiàn)差分跳頻的各種功能，從基于硬件的設(shè)計方法中解放出來。 本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實現(xiàn)方案。在頻率合成中，著重對DDS的相位截斷誤差及幅度量化誤差進行仿真，找出基于FPGA實現(xiàn)的最佳參數(shù)及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進行設(shè)計。最后根據(jù)設(shè)計方案制作基于FPGA的電路板。 設(shè)計中跳頻圖案、直接數(shù)字頻率合成器、頻率識別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設(shè)計，以便能夠在所有廠家的FPGA芯片中移植。
上傳時間： 2013-07-22
上傳用戶：yezhihao
擴頻通信技術(shù)是信息時代的三大高技術(shù)通信傳輸方式之一，與常規(guī)的通信技術(shù)相比。具有低截獲率、強抗噪聲、抗干擾性，具有信息隱蔽和多址通信等特點，目前已從軍事領(lǐng)域向民用領(lǐng)域迅速發(fā)展。在民用化之后，它被迅速推廣到各種公用和專用通信網(wǎng)絡(luò)之中，如衛(wèi)星通信、數(shù)據(jù)傳輸、定位、測距等系統(tǒng)中。 擴頻通信技術(shù)中，最常見的是直接序列擴頻通信(DSSS)系統(tǒng)，然而目前專用擴頻芯片大部分功能都已固化。缺少產(chǎn)品開發(fā)的靈活性。其次，目前用FPGA與DSP相結(jié)合實現(xiàn)的直接序列擴頻的收發(fā)系統(tǒng)比較多，系統(tǒng)復(fù)雜且成本高。另外，現(xiàn)代擴頻通信系統(tǒng)在接收和發(fā)送端需要完成許多快速復(fù)雜的信號處理，這對電路的可靠性和處理速度提出了更高的要求。因此，設(shè)計一個全部用FPGA技術(shù)實現(xiàn)的擴頻通信收、發(fā)系統(tǒng)具有較強的實際應(yīng)用價值。 根據(jù)FPGA的高速并行處理能力和全硬件實現(xiàn)的特點，采用直接序列擴頻技術(shù)，借助QuartusⅡ6.0及Protel99se工具，完成了系統(tǒng)的軟件仿真和硬件電路設(shè)計。實驗結(jié)果表明，比用傳統(tǒng)的FPGA與DSP相結(jié)合實現(xiàn)方式，提高了處理速度，減少了硬件延時。同時采用了流水線技術(shù)，提高了系統(tǒng)并行處理的能力。并且系統(tǒng)功能可以通過程序來修改和升級，與專用擴頻芯片相比，具有很大的靈活性。所有模塊都集成在一個芯片中，提高了系統(tǒng)的穩(wěn)定性和可靠性。
上傳時間： 2013-05-18
上傳用戶：天天天天
隨著網(wǎng)絡(luò)技術(shù)和通信技術(shù)的突飛猛進，人們對通信的保密性能，抗干擾能力的要求越來越高，而且對信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實現(xiàn)都離不開擴頻通信技術(shù)的應(yīng)用，而擴頻通信芯片作為擴頻通信網(wǎng)絡(luò)的核心器件，自然也成了研究的重點。本論文旨在借鑒國內(nèi)外相關(guān)研究成果，并以家庭電力線通信環(huán)境為背景，驗證了一種CDMA碼分多址通信的實現(xiàn)方案，并通過智能家庭系統(tǒng)展示了其應(yīng)用效果。 本課題以構(gòu)建家庭電力載波通信網(wǎng)絡(luò)為目標(biāo)，首先，以兩塊Cyclone系列FPGA開發(fā)板為基礎(chǔ)，分別作為發(fā)送單元和接收單元，構(gòu)建了系統(tǒng)的硬件開發(fā)平臺；以QuartusⅡ 7.2為開發(fā)環(huán)境，運用Verilog硬件描述語言，編寫擴頻模塊和解擴模塊，并且進行了測試、仿真和綜合，驗證了通過專用芯片實現(xiàn)擴頻通信系統(tǒng)的可行性。應(yīng)用方面，采用電力線載波通信芯片，提出了一種由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)。用戶通過WEB方式登陸嵌入式網(wǎng)關(guān)，智能插線板能夠在嵌入式網(wǎng)關(guān)的控制下控制電器的電源、發(fā)送紅外遙控指令，實現(xiàn)對家電的遠(yuǎn)程遙控。使用兩塊FPGA開發(fā)板，實現(xiàn)了擴頻通信基本收發(fā)是本設(shè)計得主要成果；將擴頻通訊技術(shù)、嵌入式Web技術(shù)引入到智能家庭系統(tǒng)的設(shè)計當(dāng)中是本文的一個特點。 仿真和實驗表明：采用電力線載波通信芯片組建家庭網(wǎng)絡(luò)的方案可行，由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)能靈活、便捷地實施家電控制，并具有一定的節(jié)能效果。
上傳時間： 2013-06-17
上傳用戶：vaidya1bond007b1
隨著現(xiàn)代計算機技術(shù)、微電子技術(shù)的進一步結(jié)合和發(fā)展，可編程邏輯技術(shù)已成為當(dāng)前電子設(shè)計領(lǐng)域中最具活力和發(fā)展前途的技術(shù)。通過采用FPGA/EDA技術(shù)，對通信卡的PCI接口、E1接口、外部邏輯電路進行集成，并利用目前通用計算機強大的數(shù)字信息處理能力，可大大簡化CTI硬件的設(shè)計，降低制造成本，提高系統(tǒng)可靠性。 據(jù)此，本論文提出了基于FPGA/EDA技術(shù)的PCI-E1接口設(shè)計方法，文中對PCI總線接口、E1接口及兩接口的互連等相關(guān)技術(shù)進行了深入分析，對各功能模塊和系統(tǒng)進行了VHDL建模與仿真。 同時，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設(shè)計原理和基于DriverWorks的WDM驅(qū)動程序的設(shè)計方法。 本論文涉及的軟件、硬件系統(tǒng)已經(jīng)開發(fā)、調(diào)試完成。測試結(jié)果表明：1、論文所研究的PCI接口(主/從設(shè)備)在進行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發(fā)數(shù)據(jù)傳送等操作中，各項性能符合PCI2.3規(guī)范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項參數(shù)符合CCITT相關(guān)規(guī)范要求。 3、論文所研究的PCI-E1接口在與現(xiàn)網(wǎng)設(shè)備、模塊的對接測試中，性能穩(wěn)定。基于本論文的產(chǎn)品已經(jīng)正式發(fā)布。國內(nèi)部分廠家已對該產(chǎn)品進行了多方面的綜合測試，并計劃將其應(yīng)用到實際的生產(chǎn)和研究中。 本論文對于CTI硬件的設(shè)計是一項嘗試和革新。測試和應(yīng)用證明該方法行之有效，符合設(shè)計目標(biāo)，具有較廣闊的應(yīng)用前景。
標(biāo)簽： PCIE1 FPGA 接口設(shè)計
上傳時間： 2013-04-24
上傳用戶：lixinxiang
本文主要研究一種隔離器高速數(shù)據(jù)通信卡設(shè)計，并對基于PCI總線的內(nèi)外網(wǎng)數(shù)據(jù)通訊和交換的硬件編程實現(xiàn)進行詳細(xì)的說明，最后在pc機windows平臺下對數(shù)據(jù)通信卡進行吞吐量和穩(wěn)定性的測試。 首先介紹了網(wǎng)絡(luò)安全的現(xiàn)狀以及物理網(wǎng)絡(luò)隔離的原理和重要性，并敘述了網(wǎng)絡(luò)隔離產(chǎn)品的發(fā)展，接著介紹網(wǎng)絡(luò)隔離系統(tǒng)，并提出硬件平臺的總體設(shè)計方案：重點敘述了網(wǎng)閘內(nèi)外網(wǎng)通訊的硬件核心數(shù)據(jù)通信卡設(shè)計思路和數(shù)據(jù)的流程，以及基于FPGA的PCI接口外部邏輯設(shè)計，并對該數(shù)據(jù)通訊卡在windows平臺雙機之間通訊作了測試，并對測試結(jié)果作了分析。
標(biāo)簽： FPGA PCI 高速數(shù)據(jù) 通信卡
上傳時間： 2013-07-30
上傳用戶：muyehuli
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
