metricmatlab ch ¬ ng 4 Ma trË n - c¸ c phÐ p to¸ n vÒ ma trË n. 4.1 Kh¸ i niÖ m: - Trong MATLAB d÷ liÖ u ® Ó ® a vµ o xö lý d íi d¹ ng ma trË n. - Ma trË n A cã n hµ ng, m cét ® î c gä i lµ ma trË n cì n m. § î c ký hiÖ u An m - PhÇ n tö aij cñ a ma trË n An m lµ phÇ n tö n» m ë hµ ng thø i, cét j . - Ma trË n ® ¬ n ( sè ® ¬ n lÎ ) lµ ma trË n 1 hµ ng 1 cét. - Ma trË n hµ ng ( 1 m ) sè liÖ u ® î c bè trÝ trª n mét hµ ng. a11 a12 a13 ... a1m - Ma trË n cét ( n 1) sè liÖ u ® î c bè trÝ trª n 1 cét.
標簽： metricmatlab 203 184 tr
上傳時間： 2017-07-29
上傳用戶：來茴
一、問題描述若要在n個城市之間建役通信網(wǎng)絡，只福要架設n-1條級路即可．如何以最低的經(jīng)濟代價建設這個通信網(wǎng)，是一個網(wǎng)的最小生成樹問題。二、基本要求 （1）利用克魯斯卡爾算法求圖的最小生成樹。 （2）能實現(xiàn)教科書6.5節(jié)中定義的抽象數(shù)據(jù)類型MFSet.以此表示構造生成樹過程中的連通分量。 (3 ) 以文本形式輸出生成樹中各條邊以及他們的權值．三、需求分析 1、構造圖結構。 2、利用克魯斯卡爾算法求圖的最小生成樹。 3、完成生成樹的輸出。
標簽： 城市 通信網(wǎng)絡
上傳時間： 2017-08-24
上傳用戶：wlcaption
提出了一種利用FPGA技術解決ARINC429通信的實現(xiàn)方案,該方案不僅使國內的ARINC429通信設備擺脫了對國外ASIC電路的依賴,還降低了設備成本,并且克服了國外ASIC電路的不足,實現(xiàn)了任意長度數(shù)據(jù)幀的群收和群發(fā)功能,具有較好的應用前景。利用該方案研制的ARINC429數(shù)據(jù)通信卡,已成功應用于空空導彈測控設備中。\r\n
上傳時間： 2013-08-13
上傳用戶：極客
杜曉斌和陳興文-FPGA和單片機串行通信接口的實現(xiàn)一文提出了FPGA與單片機實現(xiàn)數(shù)據(jù)串行通信的解決方案。在通信過程中完全遵守RS232 協(xié)議，給出了發(fā)送模塊的vhdl源代碼。\r\n
上傳時間： 2013-08-15
上傳用戶：cylnpy
FPGA 和ＭＣＵ的并口通信 及ＭＣＵ和Ｅ２ＰＲＯＭ(FM25H20)SPI通信 \r\n 功能：ＦＰＧＡ對ＭＣＵ的寫（ＦＰＧＡ發(fā)給ＭＣＵ的地址是寫進Ｅ２ＰＲＯＭ的地址 ，Ｅ２ＰＲＯＭ中的數(shù)據(jù)是 ＦＰＧＡ發(fā)送的數(shù)據(jù)。）\r\n ＦＰＧＡ對ＭＣＵ的讀（ＦＰＧＡ讀取它發(fā)給ＭＣＵ在Ｅ２ＰＲＯＭ中存取的數(shù)據(jù)）\r\n 程序和圖見附件 懇請高手指導 小弟急啊！
上傳時間： 2013-08-15
上傳用戶：h886166
基于QUARTUSII軟件 實現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信\r\n所用語言位verilog HDL
標簽： QUARTUSII CYCLONE ATERA FPGA
上傳時間： 2013-08-20
上傳用戶：it男一枚
基于FPGA的串行通信UART控制器，采用VHDL語言編寫，包含多個子模塊。\r\n在ISE或FPGA的其它開發(fā)環(huán)境下新建一個工程，然后將文檔中的各個模塊程序添加進去，即可運行仿真。源程序已經(jīng)過本人的仿真驗證。
上傳時間： 2013-09-03
上傳用戶：xieguodong1234
程序主要用硬件描述語言（VHDL）實現(xiàn)：\r\n單片機與FPGA接口通信的問題
上傳時間： 2013-09-06
上傳用戶：ddddddos
隨著我國通信、電力事業(yè)的發(fā)展，通信、電力網(wǎng)絡的規(guī)模越來越大，系統(tǒng)越來越復雜。與之相應的對交流供電的可靠性、靈活性、智能化、免維護越來越重要。在中國通信、電力網(wǎng)絡中，傳統(tǒng)的交流供電方案是以UPS或單機式逆變器提供純凈不間斷的交流電源。由于控制技術的進步、完善，（N+X）熱插拔模塊并聯(lián)逆變電源已經(jīng)非常成熟、可靠；在歐美的通信、電力發(fā)達的國家，各大通信運營商、電力供應商、軍隊均大量應用了這種更合理的供電方案。與其它方案相比較，（N+X）熱插拔模塊并聯(lián)逆變電源具有以下明顯的優(yōu)點。
上傳時間： 2014-03-24
上傳用戶：alan-ee
PC機之間串口通信的實現(xiàn)一、實驗目的 １．熟悉微機接口實驗裝置的結構和使用方法。 ２．掌握通信接口芯片8251和8250的功能和使用方法。 ３．學會串行通信程序的編制方法。 二、實驗內容與要求 １．基本要求主機接收開關量輸入的數(shù)據(jù)（二進制或十六進制），從鍵盤上按“傳輸”鍵（可自行定義），就將該數(shù)據(jù)通過8251A傳輸出去。終端接收后在顯示器上顯示數(shù)據(jù)。具體操作說明如下：（１）出現(xiàn)提示信息“start with R in the board!”，通過調整乒乓開關的狀態(tài)，設置8位數(shù)據(jù)；（２）在小鍵盤上按“R”鍵，系統(tǒng)將此時乒乓開關的狀態(tài)讀入計算機I中，并顯示出來，同時顯示經(jīng)串行通訊后，計算機II接收到的數(shù)據(jù)；（３）完成后，系統(tǒng)提示“do you want to send another data? Y/N”，根據(jù)用戶需要，在鍵盤按下“Y”鍵，則重復步驟（1），進行另一數(shù)據(jù)的通訊；在鍵盤按除“Y”鍵外的任意鍵，將退出本程序。２．提高要求 能夠進行出錯處理，例如采用奇偶校驗，出錯重傳或者采用接收方回傳和發(fā)送方確認來保證發(fā)送和接收正確。 三、設計報告要求 １．設計目的和內容 ２．總體設計 ３．硬件設計：原理圖（接線圖）及簡要說明 ４．軟件設計框圖及程序清單５．設計結果和體會（包括遇到的問題及解決的方法） 四、8251A通用串行輸入/輸出接口芯片由于CPU與接口之間按并行方式傳輸，接口與外設之間按串行方式傳輸，因此，在串行接口中，必須要有“接收移位寄存器”（串→并）和“發(fā)送移位寄存器”（并→串）。能夠完成上述“串←→并”轉換功能的電路，通常稱為“通用異步收發(fā)器”（UART：Universal Asynchronous Receiver and Transmitter）,典型的芯片有：Intel 8250/8251。8251A異步工作方式：如果8251A編程為異步方式，在需要發(fā)送字符時，必須首先設置TXEN和CTS#為有效狀態(tài)，TXEN(Transmitter Enable)是允許發(fā)送信號，是命令寄存器中的一位；CTS#(Clear To Send)是由外設發(fā)來的對CPU請求發(fā)送信號的響應信號。然后就開始發(fā)送過程。在發(fā)送時，每當CPU送往發(fā)送緩沖器一個字符，發(fā)送器自動為這個字符加上1個起始位，并且按照編程要求加上奇／偶校驗位以及1個、1.5個或者2個停止位。串行數(shù)據(jù)以起始位開始，接著是最低有效數(shù)據(jù)位，最高有效位的后面是奇／偶校驗位，然后是停止位。按位發(fā)送的數(shù)據(jù)是以發(fā)送時鐘TXC的下降沿同步的，也就是說這些數(shù)據(jù)總是在發(fā)送時鐘TXC的下降沿從8251A發(fā)出。數(shù)據(jù)傳輸?shù)牟ㄌ芈嗜Q于編程時指定的波特率因子，為發(fā)送器時鐘頻率的1、1/16或1/64。當波特率指定為16時，數(shù)據(jù)傳輸?shù)牟ㄌ芈示褪前l(fā)送器時鐘頻率的1/16。CPU通過數(shù)據(jù)總線將數(shù)據(jù)送到8251A的數(shù)據(jù)輸出緩沖寄存器以后，再傳輸?shù)桨l(fā)送緩沖器，經(jīng)移位寄存器移位，將并行數(shù)據(jù)變?yōu)榇袛?shù)據(jù)，從TxD端送往外部設備。在8251A接收字符時，命令寄存器的接收允許位RxE(Receiver Enable)必須為1。8251A通過檢測RxD引腳上的低電平來準備接收字符，在沒有字符傳送時RxD端為高電平。8251A不斷地檢測RxD引腳，從RxD端上檢測到低電平以后，便認為是串行數(shù)據(jù)的起始位，并且啟動接收控制電路中的一個計數(shù)器來進行計數(shù)，計數(shù)器的頻率等于接收器時鐘頻率。計數(shù)器是作為接收器采樣定時，當計數(shù)到相當于半個數(shù)位的傳輸時間時再次對RxD端進行采樣，如果仍為低電平，則確認該數(shù)位是一個有效的起始位。若傳輸一個字符需要16個時鐘，那么就是要在計數(shù)8個時鐘后采樣到低電平。之后，8251A每隔一個數(shù)位的傳輸時間對RxD端采樣一次，依次確定串行數(shù)據(jù)位的值。串行數(shù)據(jù)位順序進入接收移位寄存器，通過校驗并除去停止位，變成并行數(shù)據(jù)以后通過內部數(shù)據(jù)總線送入接收緩沖器，此時發(fā)出有效狀態(tài)的RxRDY信號通知CPU，通知CPU8251A已經(jīng)收到一個有效的數(shù)據(jù)。一個字符對應的數(shù)據(jù)可以是5～8位。如果一個字符對應的數(shù)據(jù)不到8位，8251A會在移位轉換成并行數(shù)據(jù)的時候，自動把他們的高位補成0。 五、系統(tǒng)總體設計方案根據(jù)系統(tǒng)設計的要求，對系統(tǒng)設計的總體方案進行論證分析如下：1．獲取8位開關量可使用實驗臺上的8255A可編程并行接口芯片，因為只要獲取8位數(shù)據(jù)量，只需使用基本輸入和8位數(shù)據(jù)線，所以將8255A工作在方式0，PA0-PA7接實驗臺上的8位開關量。2．當使用串口進行數(shù)據(jù)傳送時，雖然同步通信速度遠遠高于異步通信，可達500kbit/s，但由于其需要有一個時鐘來實現(xiàn)發(fā)送端和接收端之間的同步，硬件電路復雜，通常計算機之間的通信只采用異步通信。3．由于8251A本身沒有時鐘，需要外部提供，所以本設計中使用實驗臺上的8253芯片的計數(shù)器2來實現(xiàn)。4：顯示和鍵盤輸入均使用DOS功能調用來實現(xiàn)。設計思路框圖，如下圖所示： 六、硬件設計硬件電路主要分為8位開關量數(shù)據(jù)獲取電路，串行通信數(shù)據(jù)發(fā)送電路，串行通信數(shù)據(jù)接收電路三個部分。1．8位開關量數(shù)據(jù)獲取電路該電路主要是利用8255并行接口讀取8位乒乓開關的數(shù)據(jù)。此次設計在獲取8位開關數(shù)據(jù)量時采用8255令其工作在方式0，A口輸入8位數(shù)據(jù)，CS#接實驗臺上CS1口，對應端口為280H-283H，PA0-PA7接8個開關。2．串行通信電路串行通信電路本設計中8253主要為8251充當頻率發(fā)生器，接線如下圖所示。
上傳時間： 2013-12-19
上傳用戶：小火車啦啦啦
