Xilinx UltraScale™ 架構針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統級集成和容量。 UltraScale架構是業界首次在All Programmable架構中應用最先進的ASIC架構優化。該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術，同 時還能從單芯片擴展到3D IC。借助Xilinx Vivado®設計套件的分析型協同優化，UltraScale架構可以提供海量數據的路由功能，同時還能智能地解決先進工藝節點上的頭號系統性能瓶頸。 這種協同設計可以在不降低性能的前提下達到實現超過90%的利用率。 UltraScale架構的突破包括： • 幾乎可以在晶片的任何位置戰略性地布置類似于ASIC的系統時鐘，從而將時鐘歪斜降低達50% • 系統架構中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統速度和容量 • 甚至在要求資源利用率達到90%及以上的系統中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構建更大型器件，并在工藝技術方面領先當前行業標準整整一代 • 能在更低的系統功耗預算范圍內顯著提高系統性能，包括多Gb串行收發器、I/O以及存儲器帶寬 • 顯著增強DSP與包處理性能 賽靈思UltraScale架構為超大容量解決方案設計人員開啟了一個全新的領域。
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-17
上傳用戶：皇族傳媒
可編程邏輯器件（PLD）是嵌入式工業設計的關鍵元器件。在工業設計中，PLD已經從提供簡單的膠合邏輯發展到使用FPGA作為協處理器。該技術在通信、電機控制、I/O模塊以及圖像處理等應用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數字信號處理器 （DSP）。 隨著系統復雜度的提高，FPGA還能夠集成整個芯片系統（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協處理器還是SoC，Altera FPGA在您的工業應用中都具有以下優點： 1. 設計集成——使用FPGA作為協處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發平臺的一片 FPGA中，使工業設計能夠適應協議、IP以及新硬件功能的發展變化。 3. 性能調整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統要求。 4. 過時保護——較長的 FPGA 產品生命周期，通過 FPGA 新系列的器件移植，延長工業產品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設計和軟件開發、IP集成以及調試。
上傳時間： 2014-12-28
上傳用戶：rnsfing
Xilinx UltraScale™ 架構針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統級集成和容量。 UltraScale架構是業界首次在All Programmable架構中應用最先進的ASIC架構優化。該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術，同 時還能從單芯片擴展到3D IC。借助Xilinx Vivado®設計套件的分析型協同優化，UltraScale架構可以提供海量數據的路由功能，同時還能智能地解決先進工藝節點上的頭號系統性能瓶頸。 這種協同設計可以在不降低性能的前提下達到實現超過90%的利用率。 UltraScale架構的突破包括： • 幾乎可以在晶片的任何位置戰略性地布置類似于ASIC的系統時鐘，從而將時鐘歪斜降低達50% • 系統架構中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統速度和容量 • 甚至在要求資源利用率達到90%及以上的系統中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構建更大型器件，并在工藝技術方面領先當前行業標準整整一代 • 能在更低的系統功耗預算范圍內顯著提高系統性能，包括多Gb串行收發器、I/O以及存儲器帶寬 • 顯著增強DSP與包處理性能 賽靈思UltraScale架構為超大容量解決方案設計人員開啟了一個全新的領域。
標簽： UltraScale Xilinx 架構
上傳時間： 2013-12-23
上傳用戶：小儒尼尼奧
可編程邏輯器件（PLD）是嵌入式工業設計的關鍵元器件。在工業設計中，PLD已經從提供簡單的膠合邏輯發展到使用FPGA作為協處理器。該技術在通信、電機控制、I/O模塊以及圖像處理等應用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數字信號處理器 （DSP）。 隨著系統復雜度的提高，FPGA還能夠集成整個芯片系統（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協處理器還是SoC，Altera FPGA在您的工業應用中都具有以下優點： 1. 設計集成——使用FPGA作為協處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發平臺的一片 FPGA中，使工業設計能夠適應協議、IP以及新硬件功能的發展變化。 3. 性能調整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統要求。 4. 過時保護——較長的 FPGA 產品生命周期，通過 FPGA 新系列的器件移植，延長工業產品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設計和軟件開發、IP集成以及調試。
上傳時間： 2013-11-18
上傳用戶：tb_6877751
已知一個LTI系統的差分方程為： y[n]-1.143*y[n-1]+0.4128*y[n-2]=0.0675*x[n]+0.1349*x[n-1]+0.0675*x[n-2] 初始條件y(-1)=1,y(-2)=2，輸入x(n)=u(n)，計算系統的零輸入響應
標簽： 0.0675 0.4128 0.1349 1.143
上傳時間： 2013-11-27
上傳用戶：zhengzg
關于ATM交換的主要概念以及技術，對于從事通信行業者有幫助
標簽： ATM
上傳時間： 2014-08-19
上傳用戶：fhzm5658
隨著計算機技術的快速發展，USB移動存儲設備的使用已經非常普遍，因此在，些需要轉存數據的設備、儀器上使用USB移動存儲設備接口的芯片便相繼產生了，CH375就是其中之一，它是一個USB總線的通用接口芯片，支持HOS T主機方式和SLAVE設備方式。在本地端，CH375具有8位數據總線和讀、寫、片選控制線以及中斷輸出，可以方便地掛接到單片機/DSP/MCU等控制器的系統總線上。在USB主機方式下，CH375還提供了串行通信方式，通過串行輸入、串行輸出和中斷輸出與單片機/DSP/MCU等相連接.CH375的USB主機方式支持各種常用的USB全速設備，外部單片機/DSP/MCU可以通過CH375按照相應的USB協議與USB設備通信。CH375芯片內部結構1內部結構&n bsp；CH375芯片內部集成了PLL倍頻器、主從USB接口SIE、數據緩冰區、被動并行接口、異步串行接口、命令解釋器、控制傳輸的協議處理器、通用的周件程序等，CH375芯片引腳排列如圖1所示。2內部物理端點CH375芯片內部具有7個物理端點。端點0是默認端點，支持上傳和下傳，上傳和下傳緩沖區各是8B：端點1包括上傳端點和下傳端點，上傳和下傳緩沖區各是8B，上傳端點的端點號是81H，下傳端點的端點號是01H：端點2包括上傳端點和下傳端點，上傳和下傳緩沖區各是64B，上傳端點的端點號是82H，下傳端點的端點號是02H.
上傳時間： 2022-06-26
上傳用戶：
* 本算法用最小二乘法依據指定的M個基函數及N個已知數據進行曲線擬和 * 輸入: m--已知數據點的個數M * f--M維基函數向量 * n--已知數據點的個數N-1 * x--已知數據點第一坐標的N維列向量 * y--已知數據點第二坐標的N維列向量 * a--無用 * 輸出: 函數返回值為曲線擬和的均方誤差 * a為用基函數進行曲線擬和的系數, * 即a[0]f[0]+a[1]f[1]+...+a[M]f[M].
上傳時間： 2015-07-26
上傳用戶：
學生信息管理系統,本程序共有八個功能與數據結構說明： 每一條記錄包括一個學生的學號、姓名、3門課成績、平均成績。 1．學生記錄的輸入，可以一次完成若干條記錄的輸入，可以控制所要輸入學生的總數，根據提示進行輸入次數，然后每輸入一個值按下回車，然后再根據提示進行輸入。 2．顯示學生信息。完成全部學生記錄的顯示。 3．查找功能。輸入一個學生的名字，然后就顯示該學生的所有信息。 4．排序功能：按學生平均成績進行排序。 5．插入記錄。在程序進行中可以輸入一個學生的名字，然后在該學生后面插入一個學生的信息，插入完之后會提示用戶是否進行排序，輸入y則進行排序，輸入n不進行排序。 6．刪除功能。該功能實現刪除學生信息，給出所要刪除的學生的名字，即可實現將該學生的所有信息刪除。 7．文件的存盤功能。該功能模塊實現對該文件的存盤操作。將文件存入磁盤中的命名為student.cpp的文件中，直到存完為止。 8．文件的讀出功能。該功能模塊實現對磁盤中文件名為student.cpp的文件進行讀出操作，直到讀完為止。 9．則退出整個程序的運行。
上傳時間： 2013-12-19
上傳用戶：李彥東
Problem A:放蘋果 Time Limit:1000MS Memory Limit:65536K Total Submit:1094 Accepted:441 Language: not limited Description 把M個同樣的蘋果放在N個同樣的盤子里，允許有的盤子空著不放，問共有多少種不同的分法？（用K表示）5，1，1和1，5，1 是同一種分法。 Input 第一行是測試數據的數目t（0 <= t <= 20）。以下每行均包含二個整數M和N，以空格分開。1<=M，N<=10。 Output 對輸入的每組數據M和N，用一行輸出相應的K。 Sample Input 1 7 3 Sample Output 8
標簽： Limit Accepted Language Problem
上傳時間： 2016-11-30
上傳用戶：leixinzhuo
