基于3G標(biāo)準(zhǔn)wcdma的上下行通信鏈路，基于3GPP協(xié)議，采用matlab simulink的仿真
標(biāo)簽： wcdma 3G標(biāo)準(zhǔn) 通信鏈路
上傳時間： 2013-12-25
上傳用戶：aig85
在分析傳統(tǒng)的鏈路——狀態(tài)算法的基礎(chǔ)上，提出了一種優(yōu)化的衛(wèi)星通信星際路由算法。 該算法能夠找出任意兩顆衛(wèi)星間通信的最佳路徑集合，同時能夠在鏈路質(zhì)量容許的情況下，盡量 避免通信鏈路切換的發(fā)生，從而較大地提高了系統(tǒng)性能。
上傳時間： 2014-01-13
上傳用戶：leehom61
在現(xiàn)代信息戰(zhàn)中，隨著電子對抗技術(shù)和裝備的不斷發(fā)展，戰(zhàn)場的電磁環(huán)境更加惡劣，通信的電子戰(zhàn)日益激烈。這就限制了無線電通信在某些特殊的戰(zhàn)術(shù)背景下的應(yīng)用。為了保證通信鏈路的安全順暢，研究各種適用于軍事通信的抗干擾、抗偵收、抗測向技術(shù)和尋求適應(yīng)于這些特定的環(huán)境下新的通信方式就顯得十分必要。超聲波語音通信就是在這樣的背景下提出來的。本文首先概略的介紹了AM調(diào)制、采樣定理、直接數(shù)字頻率合成等相關(guān)的基礎(chǔ)理論；接著結(jié)合課題的具體要求，提出了基于DDS的基本原理，依托FPGA與單片機相結(jié)合的硬件平臺來實現(xiàn)AM數(shù)字調(diào)幅的方案。設(shè)計中將軟件無線電的思想滲透其中，將原來運用模擬器件構(gòu)建的電路都通過軟件編程的方法來實現(xiàn)，增加了系統(tǒng)的靈活性。其次，對整個系統(tǒng)的硬、軟件設(shè)計進行了詳細的敘述；系統(tǒng)的硬件電路由AM調(diào)制電路和功放電路組成，其中，M調(diào)制電路包括模擬部分、數(shù)字部分、電源部分，它主要完成語音信號與載波信號的數(shù)字調(diào)幅功能；功放電路是單獨的一塊電路板，它主要對調(diào)幅信號進行功率放大以驅(qū)動換能器，從而以超聲波的形式將信息發(fā)出。而且，還詳細分析了各部分硬件電路的設(shè)計和工作過程，并給出了相應(yīng)的電路圖。系統(tǒng)的軟件設(shè)計包括有兩個方面內(nèi)容，一方面是單片機的軟件設(shè)計，它主要利用IAR Embeded Workbench開發(fā)環(huán)境，完成系統(tǒng)的界面顯示及各種調(diào)幅參數(shù)的設(shè)置；另一方面是FPGA軟件的設(shè)計，它主要利用Quartusll開發(fā)軟件，采用VHDL和QuartusII內(nèi)嵌的圖表編輯器的原理圖式圖形輸入法混合編程的方式，編寫了各模塊單元，在FPGA內(nèi)部實現(xiàn)了調(diào)幅功能。最后，對調(diào)制系統(tǒng)進行測試，測試結(jié)果表明系統(tǒng)工作性能穩(wěn)定，基本上達到了預(yù)期的設(shè)計要求。
上傳時間： 2022-06-18
上傳用戶：
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現(xiàn)結(jié)構(gòu)比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用FPGA實現(xiàn)Viterbi譯碼器的設(shè)計方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同，因此設(shè)計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求，具有很重要的現(xiàn)實意義。 本文設(shè)計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎(chǔ)上，重點研究了Viterbi譯碼器核心組成模塊的電路實現(xiàn)算法。本設(shè)計中分支度量計算模塊采用只計算可能的分支度量值的方法，節(jié)省了資源；加比選模塊使用全并行結(jié)構(gòu)保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu)，大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下，用VHDL硬件描述語言編寫程序，實現(xiàn)(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎(chǔ)上，擴展了Viterbi譯碼器的通用性，使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器，譯碼器運行穩(wěn)定可靠。最后，使用Simulink產(chǎn)生的數(shù)據(jù)對本文設(shè)計的Viterbi譯碼器的譯碼性能進行了分析，仿真結(jié)果表明，在同等條件下，本文設(shè)計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。
上傳時間： 2013-06-24
上傳用戶：myworkpost
隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號處理能力不斷提高，基于軟件無線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無線電的基本思想是以一個通用、標(biāo)準(zhǔn)、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現(xiàn)，從而將無線通信新系統(tǒng)、新產(chǎn)品的開發(fā)逐步轉(zhuǎn)移到軟件上來。另一方面，現(xiàn)代信號處理系統(tǒng)對數(shù)據(jù)的處理速度、處理精度和動態(tài)范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業(yè)界的重視。 @@ 目前的高速實時信號處理系統(tǒng)一般均采用DSP+FPGA的架構(gòu)，其中DSP主要負責(zé)完成系統(tǒng)通信和基帶信號處理算法，而FPGA主要完成信號預(yù)處理等前端算法，并提供系統(tǒng)常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統(tǒng)的FPGA軟件設(shè)計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統(tǒng)的架構(gòu)。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構(gòu)成系統(tǒng)信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統(tǒng)所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設(shè)接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統(tǒng)當(dāng)中以擴展系統(tǒng)音視頻信號處理能力，體現(xiàn)系統(tǒng)的通用性。 @@ 基于FPGA的嵌入式系統(tǒng)設(shè)計正逐漸成為現(xiàn)代FPGA應(yīng)用的一個熱點。結(jié)合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內(nèi)設(shè)計了一個嵌入式系統(tǒng)，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內(nèi)集成的三態(tài)以太網(wǎng)MAC硬核模塊，實現(xiàn)了系統(tǒng)與上位PC機之間的以太網(wǎng)通信鏈路。此外，為擴展系統(tǒng)功能，適應(yīng)未來可能的軟件升級，進一步提高系統(tǒng)的通用性，還將嵌入式實時操作系統(tǒng)μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發(fā)器的高速串行傳輸設(shè)計的關(guān)鍵技術(shù)和基本的設(shè)計方法，充分體現(xiàn)了目前高速實時信號處理系統(tǒng)的發(fā)展要求和趨勢。 @@關(guān)鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統(tǒng)；MicroBlaze
標(biāo)簽： FPGA 實時信號 處理系統(tǒng)
上傳時間： 2013-05-17
上傳用戶：wangchong
遠程監(jiān)控系統(tǒng)是許多重要場所諸如電力、郵電、銀行、交通、商場等需要信息廣泛交流企業(yè)的生產(chǎn)與管理的必備系統(tǒng)。傳統(tǒng)遠程監(jiān)控系統(tǒng)的實現(xiàn)方式一般都需要自己建設(shè)并維護有線或無線網(wǎng)絡(luò)，維護費用高，通信距離有限。隨著通信技術(shù)的發(fā)展，原有的遠程監(jiān)控系統(tǒng)已經(jīng)日益不能滿足多方面的要求，我們需要實時性更高，通信距離更遠，成本更低的通信方式，本文就此提出了一種基于GPRS的遠程數(shù)據(jù)監(jiān)控系統(tǒng)。 本文的創(chuàng)新點是采用了GPRS技術(shù)中的TCP傳輸方式來傳輸監(jiān)控系統(tǒng)采集的圖像數(shù)據(jù)，相比傳統(tǒng)有線網(wǎng)絡(luò)，在維護成本，通信距離上有了很大的提高，相比傳統(tǒng)無線網(wǎng)絡(luò)在實時性，傳輸速率，可靠性上有了明顯的改善。 本論文分幾個部分詳細介紹了課題的研究內(nèi)容。第一部分主要介紹了課題背景和監(jiān)控系統(tǒng)的發(fā)展歷史及各類監(jiān)控系統(tǒng)的比較。第二部分描述了本監(jiān)控系統(tǒng)中遠程終端硬件系統(tǒng)搭建工作，包括各部分器件的選取以及在S3C4480為核心的開發(fā)板上擴展出LM9617接口。第三部分描述了以uC/OS操作系統(tǒng)為核心的遠程終端軟件設(shè)計流程，包括uC/OS操作系統(tǒng)和FAT16文件系統(tǒng)的移植，LCD顯示驅(qū)動， Nand-flash底層驅(qū)動的編寫等工作。第四部分詳細說明了本系統(tǒng)圖像采集的具體軟件實現(xiàn)，包括根據(jù)實際情況配置CMOS圖像傳感器LM9617的寄存器以及從LM9617中讀取圖像數(shù)據(jù)然后將數(shù)據(jù)寫入Nand-flash存儲器的具體過程。第五部分詳細說明了本系統(tǒng)圖像數(shù)據(jù)傳輸?shù)木唧w軟件實現(xiàn)，采用的是GPRS企業(yè)公網(wǎng)組網(wǎng)方式，包括遠程終端程序設(shè)計和監(jiān)控中心服務(wù)器搭建兩部分工作。遠程終端程序設(shè)計包括初始化串口通信，將Nand-flash中的圖像數(shù)據(jù)讀出并通過GPRS模塊GM862發(fā)送到監(jiān)控中心服務(wù)器上；監(jiān)控中心服務(wù)器程序設(shè)計包括啟動建立并啟動Socket監(jiān)聽，以及收到連接請求后GPRS通信鏈路的建立。最后分別用TCP和UDP兩種傳輸方式對監(jiān)控系統(tǒng)進行了測試，證明了GPRS的TCP傳輸方式確實更適合于監(jiān)控系統(tǒng)。
標(biāo)簽： GPRS ARM 無線數(shù)據(jù)傳輸 監(jiān)控系統(tǒng)
上傳時間： 2013-07-19
上傳用戶：liuwei6419
隨著現(xiàn)代互聯(lián)網(wǎng)規(guī)模的不斷擴大，網(wǎng)絡(luò)數(shù)據(jù)流量迅速增長，傳統(tǒng)的路由器已經(jīng)無法滿足網(wǎng)絡(luò)的交換和路由需求。當(dāng)前，新一代路由器普遍利用了交換式路由技術(shù)，通過使用交換背板以充分利用公共通信鏈路，有效的提高了鏈路的利用率，并使各通信節(jié)點的并行通信成為可能。硬件系統(tǒng)設(shè)計中結(jié)合了專用網(wǎng)絡(luò)處理器，可編程器件各自的特點，采用了基于ASIC，F(xiàn)PGA，CPLD硬件結(jié)構(gòu)模塊化的設(shè)計方法?；贏SIC技術(shù)體系的GSR的出現(xiàn)，使得路由器的性能大大提高。但是，這種路由器主要滿足數(shù)據(jù)業(yè)務(wù)(文字，圖象)的傳送要求，不能解決全業(yè)務(wù)(語音，數(shù)據(jù)，視頻)數(shù)據(jù)傳送的需要。隨著網(wǎng)絡(luò)規(guī)模的擴大，矛盾越來越突出，而基于網(wǎng)絡(luò)處理器技術(shù)的新一代路由器，從理論上提出了解決GSR所存在問題的解決方案。 基于網(wǎng)絡(luò)路由器技術(shù)實現(xiàn)的路由器，采用交換FPGA芯片硬件實現(xiàn)的方式，對路由器內(nèi)部各種單播、多播數(shù)據(jù)包進行路由轉(zhuǎn)發(fā)，實現(xiàn)網(wǎng)絡(luò)路由器與外部數(shù)據(jù)收發(fā)芯片的數(shù)據(jù)通信。本文主要針對路由器內(nèi)部交換FPGA芯片數(shù)據(jù)轉(zhuǎn)發(fā)流程的特點，分析研究了傳統(tǒng)交換FPGA所采用的交換算法，針對簡單FIFO算法所產(chǎn)生的線頭阻塞現(xiàn)象，結(jié)合虛擬輸出隊列(VOQ)機制及隊列仲裁算法(RRM)的特點，并根據(jù)實際設(shè)計中各外圍接口芯片，給出了一種消除數(shù)據(jù)轉(zhuǎn)發(fā)過程中出現(xiàn)的線頭阻塞的iSLIP改進算法。針對實際網(wǎng)絡(luò)單播、多播數(shù)據(jù)包在數(shù)據(jù)轉(zhuǎn)發(fā)處理過程的不同，給出了實際的解決方案。并對FPGA外部SSRAM包緩存帶寬的利用，數(shù)據(jù)轉(zhuǎn)發(fā)的包亂序現(xiàn)象及FPGA內(nèi)部環(huán)回數(shù)據(jù)包的處理流程作了分析并提出了解決方案，有效的提高了路由器數(shù)據(jù)交換性能。 根據(jù)設(shè)計方案所采用的算法的實現(xiàn)方式，結(jié)合FPGA內(nèi)部部分關(guān)鍵模塊的功能特點及性能要求，給出了交換FPGA內(nèi)部可用BlockRam資源合理的分配方案及部分模塊的設(shè)計實現(xiàn)，滿足了實際的設(shè)計要求。所有處理模塊均在xilinx公司的FPGA芯片中實現(xiàn)。
標(biāo)簽： 網(wǎng)絡(luò) 報文交換 算法 路由器
上傳時間： 2013-04-24
上傳用戶：牛布牛
研制發(fā)射微小衛(wèi)星，是我國利用空間技術(shù)服務(wù)經(jīng)濟建設(shè)、造福人類的重要途徑?，F(xiàn)代微小衛(wèi)星在短短20年里能取得長足的發(fā)展，主要取決于微小衛(wèi)星自身的一系列特點：重量輕，體積小，成本低，性能高，安全可靠，發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中，由于傳輸信道的多徑和各種噪聲的影響，信號在接收端會引起差錯，通過信道編碼環(huán)節(jié)，可對這些不可避免的差錯進行檢測和糾正。 在微小衛(wèi)星通信鏈路中，信道編碼器的任務(wù)是差錯控制。本文采用符合空間數(shù)據(jù)系統(tǒng)咨詢委員會CCSDS標(biāo)準(zhǔn)的鏈接碼進行信道編碼，即內(nèi)碼為（2，1，6）的卷積碼，外碼為（255，223）的RS碼，中間進行交織操作。其中，里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進制BCH碼，是分組碼中糾錯能力最強的糾錯碼，一次可以糾正多個突發(fā)錯誤，廣泛地用于空間通信中。 本文針對南京航空航天大學(xué)自行研制的微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求，在用SystemView和C語言仿真的基礎(chǔ)上，用硬件描述語言Verilog設(shè)計了RS（255，223）編碼器和譯碼器，使用Modelsim軟件進行了功能仿真，并通過Xilinx公司的軟件ISE對設(shè)計進行綜合、布局布線，最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中，完成了電路的設(shè)計并實現(xiàn)了編碼譯碼的功能，表明本文設(shè)計的信道編解碼器的正確性和實用性，滿足了微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求。
上傳時間： 2013-08-01
上傳用戶：lili123
無線電通信網(wǎng)絡(luò)中的遠程收發(fā)器使用自己的獨立時鐘源。因此，這些收發(fā)器容易產(chǎn)生頻率誤差。當(dāng)發(fā)射機啟動通信鏈路時，關(guān)聯(lián)的接收機需要在數(shù)據(jù)包的前同步碼階段校正這些誤差，以確保正確的解調(diào)
標(biāo)簽： 7021 ADF AFC 環(huán)路
上傳時間： 2013-10-20
上傳用戶：qiaoyue
無線傳感網(wǎng)絡(luò)存在關(guān)鍵區(qū)域節(jié)點能量消耗過快，節(jié)點能量供應(yīng)有限以及通信鏈路擁塞等問題，容易造成節(jié)點故障和路由破壞。為減小上述問題對網(wǎng)絡(luò)傳輸造成的影響，提出一種基于Q學(xué)習(xí)的無線傳感網(wǎng)絡(luò)自愈算法，通過引入Q學(xué)習(xí)的反饋機制，動態(tài)感知網(wǎng)絡(luò)的狀態(tài)信息，當(dāng)故障發(fā)生時，自適應(yīng)地選擇恢復(fù)路徑，保證數(shù)據(jù)實時順利傳輸。仿真結(jié)果表明，該算法降低了錯誤選擇故障或擁塞路徑的概率，在故障感知、故障恢復(fù)和延長網(wǎng)絡(luò)壽命等方面，表現(xiàn)出了良好的性能。
標(biāo)簽： 無線傳感網(wǎng)絡(luò) 算法
上傳時間： 2013-10-26
上傳用戶：toyoad
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
