本文在深入研究MIL-STD-1553B總線傳輸協議以及國外協議芯片設計方法的基礎上，結合目前較流行的EDA技術，基于Xilinx公司Virtex-II系列FPGA完成了1553B總線接口協議設計實現，并自行設計實驗板將所做的設計進行了驗證。論文從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出基于FPGA的總線接口協議設計的總體方案，并根據功能的需求完成了模塊化設計。文章重點介紹基于FPGA的總線控制器(BC)、遠程終端(RT)、總線監視器(MT)三種類型終端設計，詳細給出其設計邏輯框圖、引腳說明及關鍵模塊的仿真結果，最終通過工作方式選擇信號以及其它控制信號將三種終端結合起來以達到通用接口的功能。本設計使用硬件描述語言(VHDL)進行描述，在此基礎上使用Xilinx專用開發工具對設計進行綜合、布局布線等，最終下載到FPGA芯片XC2V2000中進行實現。 文章最后通過自行搭建的硬件平臺對所做的設計進行詳細的測試驗證，選擇ADSP21161作為主處理器，對。FPGA芯片進行初始化配置以及數據的輸入輸出控制，同時利用示波器觀測FPGA的輸出，完成系統的硬件測試。測試結果表明本文的設計方案是合理、可行的。
上傳時間： 2013-08-03
上傳用戶：kennyplds
PROFIBUS現場總線技術是當今控制領域的一個熱點。目前國內對于PROFIBUS-DP的應用和研究主要以西門子等國外大公司的成套設備為主，用單片機+固態程序的方法做PROFIBUS-DP接口控制器的技術比較成熟，而自主開發PROFIBUS-DP通用接口的研究卻比較少。針對這一現狀，本論文采用FPGA做控制器，提出了基于FPGA技術的從站接口通信模塊的設計方案，使具有RS-232接口的從站可以通過該接口通信模塊與PROFIBUS-DP主站進行通訊連接。 論文首先對PROFIBUS現場總線技術進行概述，主要從現場總線的技術特點、協議結構、傳輸技術、存取協議等方面進行介紹。對PROFIBUS-DP系統組成和配置、工作方式及數據傳遞、DP的功能和從站狀態機制等進行研究和分析。然后詳細論述了基于PROFIBUS-DP的通信接口的硬件及軟件實現。 在硬件設計中，本文從PROFIBUS協議芯片SPC3實現的具體功能出發，結合EDA(Electronic Design Amomation)設計自項向下的設計思想，給出了總線接口的總體設計方案。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。并充分考慮了硬件的通用性及將來的擴展。 本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以實現。在軟件設計中，詳細介紹了通信接口的軟件設計實現，包括狀態機的實現、各種通信報文的實現、GSD文件的編寫等。 再通過Siemens公司的CP5611網絡接口卡和PC機做主站，使用COMPROFIBUS組態軟件，組建系統進行通訊測試，得到良好結果。
標簽： PROFIBUSDP FPGA 接口
上傳時間： 2013-05-25
上傳用戶：xwd2010
本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規模可編程技術，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。
上傳時間： 2013-04-24
上傳用戶：sz_hjbf
8SH702&703用戶接口電路 概述:SHL7038是本公司于2005年在60系列產品（SHL6014和SHR6024）、70系列產品（SHL703和SHR702）基礎上設計的一種同時具備8路用戶接口（選用2片SHL6014，等同于8路SHL703）或者8路中繼接口（選用2片SHR6024，等同于8路SHR702）或者４路用戶接口加４路中繼接口（選用1片SHL6014加1片SHR6024，，等同于４路SHL703加４路SHR702）的通用接口模板； 其中的用戶接口性能指標描述詳見SHL6014資料介紹（附后）； 其中的中繼接口性能指標描述詳見SHR6024資料介紹（附后）； 阻抗可調整； 100mm * 64mm * 6mm MAX拔插式結構，體積超小，使用方便。 特別適用于語音卡、調度機、交換機、環路終端等既要求密度高、又要求拔插方便、尤其希望能靈活變更模塊類型的場合。 單電源供電。
上傳時間： 2013-10-17
上傳用戶：haoxiyizhong
基于LabVIEW的USB接口上位機設計一、數據傳輸USB模塊1.1概述CH375是一個USB總線的通用接口芯片，支持USB-HOST主機方式和USB-DEVICE/SLAVE設備方式。在本地端，CH375具有8位數據總線和讀、寫、片選控制線以及中斷輸出，可以方便地掛接到單片機/DSP/MCU/MPU等控制器的系統總線上。在USB主機方式下，CH375還提供了串行通訊方式，通過串行輸入、串行輸出和中斷輸出與單片機/DSP/MCU/MPU等相連接。CH375的USB設備方式與CH372芯片完全兼容，CH375包含了CH372的全部功能本手冊中沒有提供CH375在USB設備方式下的說明，相關資料可以參考CH372手冊CH372DS1.PDF，CH375的USB主機方式支持常用的USB全速備，外部單片機可以通過CH375按照相應的USB協議與USB設備通訊。CH375還內置了處理Mass-Storage海量存儲設備的專用通訊協議的固件，外部單片機可以直接以扇區為基本單位讀寫常用的USB存儲設備。
上傳時間： 2022-06-19
上傳用戶：jason_vip1
GPIB為PC機與可編程儀器之間的連接系統定義了電氣、機械、功能和軟件特性。在自動測試領域中，GPIB通用接口是測試儀器常用的接口方式，具有一定的優勢。通過GPIB組建自動測試系統方便且費用低廉。而GPIB控制芯片是自動測試系統中的關鍵芯片。目前，此類芯片只有國外少數公司生產，不僅價格昂貴，而且購買不便。因此，GPIB接口芯片的國產化、自主化對我國的自動測試產業具有重大的意義。本文通過對IEEE-488協議的理解與裁減，定義了一款包含具有講者，聽者，控者三個功能的GPIB接口控制規范。采用標準數字IC設計流程，對協議狀態機化簡后，進行了RTL級的Verilog編碼設計，基于FPGA進行了原型驗證。根據需要，對芯片的內部進行了時鐘門控處理來降低功耗。采用芯片引腳復用和JTAG測試原理，對芯片內部增加了測試電路，方便了內部狀態的測試，實現了可測試性設計。該芯片的工作時鐘頻率為8MHz，通過Synopsys的工具DC對源代碼進行了綜合；使用PT對設計進行了靜態時序分析；采用Cadence公司的Silicon Ensemble對綜合后的網表進行了版圖設計，對芯片內部的電源網絡和時鐘樹做了特殊處理，在國外的某5V0.5/m標準數字單元庫下進行了mapping，芯片規模10萬門左右，裸片面積為1.5mm×1.7mm。
上傳時間： 2022-06-25
上傳用戶：zhaiyawei
隨著計算機技術的快速發展，USB移動存儲設備的使用已經非常普遍，因此在，些需要轉存數據的設備、儀器上使用USB移動存儲設備接口的芯片便相繼產生了，CH375就是其中之一，它是一個USB總線的通用接口芯片，支持HOS T主機方式和SLAVE設備方式。在本地端，CH375具有8位數據總線和讀、寫、片選控制線以及中斷輸出，可以方便地掛接到單片機/DSP/MCU等控制器的系統總線上。在USB主機方式下，CH375還提供了串行通信方式，通過串行輸入、串行輸出和中斷輸出與單片機/DSP/MCU等相連接.CH375的USB主機方式支持各種常用的USB全速設備，外部單片機/DSP/MCU可以通過CH375按照相應的USB協議與USB設備通信。CH375芯片內部結構1內部結構&n bsp；CH375芯片內部集成了PLL倍頻器、主從USB接口SIE、數據緩冰區、被動并行接口、異步串行接口、命令解釋器、控制傳輸的協議處理器、通用的周件程序等，CH375芯片引腳排列如圖1所示。2內部物理端點CH375芯片內部具有7個物理端點。端點0是默認端點，支持上傳和下傳，上傳和下傳緩沖區各是8B：端點1包括上傳端點和下傳端點，上傳和下傳緩沖區各是8B，上傳端點的端點號是81H，下傳端點的端點號是01H：端點2包括上傳端點和下傳端點，上傳和下傳緩沖區各是64B，上傳端點的端點號是82H，下傳端點的端點號是02H.
上傳時間： 2022-06-26
上傳用戶：
隨著以太網技術的不斷發展，網絡的傳輸速度已經由最初的10M發展到現在的10,000M。用可編程邏輯器件(FPGA)實現以太網控制器與其它SOC系統的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試；介紹了整個系統的內部結構、模塊劃分，并對各個模塊的設計過程進行了詳細闡述，接著介紹了開發環境和驗證工具，同時給出測試方案、驗證數據、實現結果及時序仿真波形圖。 對MAC層的主要功能模塊如:發送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發平臺的硬件實現。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數據輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發平臺。 2)基于FPGA實現以太網控制器。用VerilogHDL語言構建以太網控制器，實現CSMA/CD協議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統通用的WS接口。目的是便于與具有通用接口的片上系統互連，也為構建SOC上處理器提供條件。 本論文實現了一個基于WS總線接口可裁減的以太網MAC控制器IP軟核，為設計具有自主知識產權的以太網MAC控制器積累了經驗。同時，為與其它WS接口的控制器實現直接互連創造了條件，對高層次設計這一先進ASIC設計方法也有了較為深入的認識。
上傳時間： 2013-07-17
上傳用戶：bruce
現場可編程邏輯門陣列(FPGA)具有開發周期短、成本小、風險低和現場可靈活配置等優點,可以在更短的時間實現更復雜的功能,使得基于FPGA的開發平臺的研究成為工業界和學術界日益關注的問題.基于FPGA的高集成度、高可靠性,可將整個設計系統下載于同一芯片中,實現片上系統,從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應用日益廣泛.在國外,FPGA技術發展與應用已達到相當高的程度;而在國內,FPGA技術發展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發平臺的設計思路,研制了一種FPGA快速實驗開發裝置,對研制過程中遇到的軟、硬件問題加以歸納總結,提高了系統運行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機ISA總線,基于FLEX10K的圖像點陣型LCD、PC機PCI總線接口中.最后通過一個通用實驗裝置系統的設計和實現,綜合上述應用,介紹了FPGA實驗系統的軟件開發環境,實現了基于FGPA的交通信號燈邏輯控制和電子鐘,研究了FPGA技術在通用接口控制器設計中的應用.
上傳時間： 2013-04-24
上傳用戶：龍飛艇
隨著計算機技術的發展，嵌入式系統已成為計算機領域的一個重要組成部分，并成為近年來新興的研究熱點。ARM9TDMI是一種高效、低功耗的RISK處理器，以該內核為核心的S3C2410X是一款基于以太網應用的高性價比16/32位微控制器，非常適合嵌入式產品。文本提出并研究了基于ARM-Linux的嵌入式產品平臺，完成了系統的硬件和軟件設計、實現了操作系統的裁減和移植。并且系統充分利用ARM處理器高性能、低功耗、低成本的優點，擴展平臺通用接口，為今后開發基于該平臺的應用系統提供了捷徑。 Linux由于其代碼開放性以及強大的網絡功能等特點，在許多的嵌入式網絡設備中有著廣泛應用，與其他的嵌入式操作系統相比，具有著更多的優勢。因此本課題將其作為硬件平臺的操作系統，并在這個系統中實現Linux的一些基本操作。論文中介紹的硬件和軟件平臺也可以為實際應用提供很好的開發起點。 USB作為一種總線技術，已經得到快速的普及和應用，本文實現了Linux操作系統下USB驅動程序的編程設計；此外，本文將嵌入式技術與無線通信技術結合起來，實現了基于ARM-9處理器的無線通信平臺的開發。 歸納起來本課題具體工作如下： 1)調研了國內外嵌入式系統開發的現狀和發展趨勢。并且詳細論述了基于ARM-9處理器的硬件結構、嵌入式操作系統以及開發流程。 2)詳細研究了Linux在ARM-9硬件平臺上的移植。包括移植環境的建立、BootLoader的制作、Linux的裁減和移植、根文件的制作等。 3)詳細分析并開發了Linux下USB驅動，包括主機控制器驅動以及設備驅動等內容。 4)基于ARM-9嵌入式微處理器，利用其性價比高，功能豐富，接口完善，可擴展性強等優點將移動通信技術與嵌入式系統融合在一起。實現基于ARM-9處理器的無線通信平臺的開發。
上傳時間： 2013-04-24
上傳用戶：lwt123
