<cite id="qeyye"></cite>
專輯類-國標類相關專輯-313冊-701M GB-12663-2001-防盜報警控制器通用技術條件.pdf
上傳時間： 2013-05-16
上傳用戶：cath
隨著工業技術的發展,變頻調速器的應用越來越廣泛,它的顯著的節能效果和靈活多變的運行方式,給人們留下了深刻印象.但是由于變頻器價格昂貴,影響了它的普及及推廣應用.如何在提高變頻器的性能的同時盡量降低其價格,是一個非常值得研究的問題.該文針對這一情況,并順應當前變頻器集成化、高頻化的發展趨勢,決定采用性能價格比很高的專用集成電路FSA4828和智能功率模塊(IPM)開發一臺低價格、高性能、具有實用價值的通用變頻調速器.它采用V/F控制方式,有多種控制運行功能和完善的保護措施,從而使其既有較好的運行性能,又有安全穩定的運行狀態,不會因各種故障而輕易損壞.同時,先進的人機接口使得參數的輸入和變頻器運行方式的改變極為方便,新型集成元件的采用也使得它的開發周期短,整機結構簡潔,成本較低.該文詳細的分析、設計了該通用變頻器的硬件電路及控制程序,介紹了兩種最主要的集成元件:SA4828和IPM模塊PM25RSB120,以及它們在設計中的應用.最后,該文還分析了硬件電路產生的干擾問題,并分別從硬件、軟件兩方面提出相應的抗干擾措施.
標簽： 變頻調速器
上傳時間： 2013-05-23
上傳用戶：diertiantang
用單片機制作通用型電視遙控器，初學者可以參考學習一下。
上傳時間： 2013-07-15
上傳用戶：yangbo69
一本很好的匯編語言教程，跟大家一起分享 課程介紹 第1章 預備知識 1.1 匯編語言的由來及其特點 1 機器語言 2 匯編語言 3 匯編程序 4 匯編語言的主要特點 5 匯編語言的使用領域 1.2 數據的表示和類型 1 數值數據的表示 2 非數值數據的表示 3 基本的數據類型 1.3 習題 第2章 CPU資源和存儲器 2.1 寄存器組 1 寄存器組 2 通用寄存器的作用 3 專用寄存器的作用 2.2 存儲器的管理模式 1 16位微機的內存管理模式 2 32位微機的內存管理模式 2.3 習題 第3章 操作數的尋址方式 3.1 立即尋址方式 3.2 寄存器尋址方式 3.3 直接尋址方式 3.4 寄存器間接尋址方式 3.5 寄存器相對尋址方式 3.6 基址加變址尋址方式 3.7 相對基址加變址尋址方式 3.8 32位地址的尋址方式 3.9 操作數尋址方式的小結 3.10 習題 第4章 標識符和表達式 4.1 標識符 4.2 簡單內存變量的定義 1 內存變量定義的一般形式 2 字節變量 3 字變量 4 雙字變量 5 六字節變量 6 八字節變量 7 十字節變量 4.3 調整偏移量偽指令 1 偶對齊偽指令 2 對齊偽指令 3 調整偏移量偽指令 4 偏移量計數器的值 4.4 復合內存變量的定義 1 重復說明符 2 結構類型的定義 3 聯合類型的定義 4 記錄類型的定義 5 數據類型的自定義 4.5 標號 4.6 內存變量和標號的屬性 1 段屬性操作符 2 偏移量屬性操作符 3 類型屬性操作符 4 長度屬性操作符 5 容量屬性操作符 6 強制屬性操作符 7 存儲單元別名操作符 4.7 表達式 1 進制偽指令 2 數值表達式 3 地址表達式 4.8 符號定義語句 1 等價語句 2 等號語句 3 符號名定義語句 4.9 習題 第5章 微機CPU的指令系統 5.1 匯編語言指令格式 1 指令格式 2 了解指令的幾個方面 5.2 指令系統 1 數據傳送指令 2 標志位操作指令 3 算術運算指令 4 邏輯運算指令 5 移位操作指令 6 位操作指令 7 比較運算指令 8 循環指令 9 轉移指令 10 條件設置字節指令 11 字符串操作指令 12 ASCII-BCD碼調整指令 13 處理器指令 5.3 習題 第6章 程序的基本結構 6.1 程序的基本組成 1 段的定義 2 段寄存器的說明語句 3 堆棧段的說明 4 源程序的結構 6.2 程序的基本結構 1 順序結構 2 分支結構 3 循環結構 6.3 段的基本屬性 1 對齊類型 2 組合類型 3 類別 4 段組 6.4 簡化的段定義 1 存儲模型說明偽指令 2 簡化段定義偽指令 3 簡化段段名的引用 6.5 源程序的輔助說明偽指令 1 模塊名定義偽指令 2 頁面定義偽指令 3 標題定義偽指令 4 子標題定義偽指令 6.6 習題 第7章 子程序和庫 7.1 子程序的定義 7.2 子程序的調用和返回指令 1 調用指令 2 返回指令 7.3 子程序的參數傳遞 1 寄存器傳遞參數 2 存儲單元傳遞參數 3 堆棧傳遞參數 7.4 寄存器的保護與恢復 7.5 子程序的完全定義 1 子程序完全定義格式 2 子程序的位距 3 子程序的語言類型 4 子程序的可見性 5 子程序的起始和結束操作 6 寄存器的保護和恢復 7 子程序的參數傳遞 8 子程序的原型說明 9 子程序的調用偽指令 10 局部變量的定義 7.6 子程序庫 1 建立庫文件命令 2 建立庫文件舉例 3 庫文件的應用 4 庫文件的好處 7.7 習題 第8章 輸入輸出和中斷 8.1 輸入輸出的基本概念 1 I/O端口地址 2 I/O指令 8.2 中斷 1 中斷的基本概念 2 中斷指令 3 中斷返回指令 4 中斷和子程序 8.3 中斷的分類 1 鍵盤輸入的中斷功能 2 屏幕顯示的中斷功能 3 打印輸出的中斷功能 4 串行通信口的中斷功能 5 鼠標的中斷功能 6 目錄和文件的中斷功能 7 內存管理的中斷功能 8 讀取和設置中斷向量 8.4 習題 第9章 宏 9.1 宏的定義和引用 1 宏的定義 2 宏的引用 3 宏的參數傳遞方式 4 宏的嵌套定義 5 宏與子程序的區別 9.2 宏參數的特殊運算符 1 連接運算符 2 字符串整體傳遞運算符 3 字符轉義運算符 4 計算表達式運算符 9.3 與宏有關的偽指令 1 局部標號偽指令 2 取消宏定義偽指令 3 中止宏擴展偽指令 9.4 重復匯編偽指令 1 偽指令REPT 2 偽指令IRP 3 偽指令IRPC 9.5 條件匯編偽指令 1 條件匯編偽指令的功能 2 條件匯編偽指令的舉例 9.6 宏的擴充 1 宏定義形式 2 重復偽指令REPEAT 3 循環偽指令WHILE 4 循環偽指令FOR 5 循環偽指令FORC 6 轉移偽指令GOTO 7 宏擴充的舉例 8 系統定義的宏 9.7 習題 第10章 應用程序的設計 10.1 字符串的處理程序 10.2 數據的分類統計程序 10.3 數據轉換程序 10.4 文件操作程序 10.5 動態數據的編程 10.6 COM文件的編程 10.7 駐留程序 10.8 程序段前綴及其應用 1 程序段前綴的字段含義 2 程序段前綴的應用 10.9 習題 第11章 數值運算協處理器 11.1 協處理器的數據格式 1 有符號整數 2 BCD碼數據 3 浮點數 11.2 協處理器的結構 11.3 協處理器的指令系統 1 操作符的命名規則 2 數據傳送指令 3 數學運算指令 4 比較運算指令 5 超越函數運算指令 6 常數操作指令 7 協處理器控制指令 11.4 協處理器的編程舉例 11.5 習題 第12章 匯編語言和C語言 12.1 匯編語言的嵌入 12.2 C語言程序的匯編輸出 12.3 一個具體的例子 12.4 習題 附錄
上傳時間： 2013-07-05
上傳用戶：hw1688888
本論文針對6kV/400kW三相異步電動機的中壓變頻器試驗裝置，從分析目前中壓變頻器常用的主回路拓撲入手，詳細闡述并分析了本文研究的單元串聯型中壓變頻器控制系統。 本文首先從理論上分析了多單元串聯型中壓變頻器脈寬控制原理。然后，把一種高性能的V/f控制方案引入中壓變頻器控制系統。通過矢量補償定子壓降，進行轉差補償和對電機電流進行限制控制，實現了具有很好的低頻性能并具有防“跳閘”等功能的V/f控制方案。 同時，本文將Siemens公司通用變頻器的時隙、連接紙的概念運用到中壓變頻器控制領域。增加了系統的可變性，自由性和方便性。設計了具有系統組態功能的模塊化軟件，其中著重對控制軟件中的幾個重要功能進行了分析討論。這些重要功能模塊有：控制字和狀態字、順序控制、V/f曲線、給定積分器、基于電壓補償的輸出自動穩壓算法、通訊功能等。 中壓變頻器在實驗室設計為6kV/22kW試驗系統，實際設計為6kV/400kW的變頻系統裝置。本文給出了實驗室調試結果及分析。實驗結果表明，該中壓變頻器能夠安全、穩定地運行。
上傳時間： 2013-04-24
上傳用戶：mingaili888
通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
近年來，以FPGA為代表的數字系統現場集成技術取得了快速的發展，FPGA不但解決了信號處理系統小型化、低功耗、高可靠性等問題，而且基于大規模FPGA單片系統的片上可編程系統(SOPC)的靈活設計方式使其越來越多的取代ASIC的市場。傳統的通用信號處理系統使用DSP作為處理核心，系統的可重構型不強，FPGA解決了這一問題，并且現有的FPGA中，多數已集成DSP模塊，結合FPGA較強的信號并行處理特性使其與DSP信號處理能力差距很小。因此，FPGA作為處理核心的通用信號處理系統具有很強的可實施性。 @@ 基于上述要求，作者設計和完成了一個基于多FPGA的通用實時信號處理系統。該系統采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲實時數據。作者通過全面的分析，設計了核心板、底板和應用板分離系統架構。該平臺能夠根據實際需求進行靈活的搭配，核心板之間的數據傳輸采用了LVDS(低電壓差分信號)技術，從而使得數據能夠穩定的以非常高的速率進行傳輸。 @@ 本系統屬于高速數字電路的設計范疇，因此必須重視信號完整性的設計與分析問題，作者根據高速電路的設計慣例和軟件輔助設計的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎上，順利地完成了PCB繪制與調試工作。 @@ 作為系統設計的重要環節，作者還在文中研究了在系統設計過程中出現的電源完整性問題，并給出了解決辦法。 @@ LVDS高速數據通道接口和DDR2存儲器接口設計決定本系統的使用性能，本文基于所選的FPGA芯片進行了詳細的闡述和驗證。并結合系統的核心板和底板，完成了應用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設計工作，對其中的部分接口進行了邏輯驗證。 @@ 經過測試，該通用的信號處理平臺具有實時性好、通用性強、可擴展和可重構等特點，能夠滿足當前一些信號處理系統對高速、實時處理的要求，可以廣泛應用于實時信號處理領域。通過本平臺的研究和開發工作，為進一步研究和設計通用、實時信號處理系統打下了堅實的基礎。 @@關鍵詞：通用實時信號處理；FPGA；信號完整性；DDR2；LVDS
上傳時間： 2013-05-27
上傳用戶：qiaoyue
目前對數字化音頻處理的具體實現主要集中在以DSP或專用ASIC芯片為核心的處理平臺的開發方面，存在著并行處理性能差，系統升級和在線配置不靈活等缺點。另一方面現有解決方案的設計主要集中于處理器芯片，而對于音頻編解碼芯片的關注度較低，而且沒有提出過從芯片層到PCB板層的完整設計思路。本文針對上述問題對數字化音頻處理平臺進行了研究，主要內容包括： 1、提出了基于FPGA的通用音頻處理平臺，該方案有別于現有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統的結構及設計工作流程，并對嵌入式音頻處理系統專門進行了研究。 2、提出了從芯片層到PCB板層的完整設計思路，并將設計思路得以實現。完成了FPGA的設計及實現過程，包括：系統整體分析，設計流程分析，配置模塊和數據通信模塊的RTL實現等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數據通信模塊的功能方框圖；從多個角度完善PCB板設計，給出了各個系統組成部分的詳細設計方案和硬件電路原理圖，并附有PCB圖。 3、建立了實驗和分析環境，完成了各項實驗和分析工作，主要包括：PCB板信號完整性分析和優化，FPGA系統中各個功能模塊的實驗與分析等。實驗和分析結果論證了系統設計的合理性和實用性。 本文的研究與實現工作通過實驗和分析得到了驗證。結果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數字化音頻處理系統完全可以實現音頻信號的數字化處理，從而可以將FPGA在數字信號處理領域的優點充分發揮于音頻信號處理領域。
上傳時間： 2013-04-24
上傳用戶：lanwei
隨著數字視頻廣播的發展，觀眾將會面對越來越多綜合或專門頻道的選擇，欣賞到更高品質，更多服務的節目。而廣播業者則要為這些節目的版權購買，制作而承受更高的成本，單純的廣告收入已經不夠。要求對用戶收取一定的收視費用，而另一方面，調查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(Conditional Access system)就是為了商業目的而對某些廣播服務實施接入控制，決定一個數字接受設備能否將特定的廣播節目展現給最終用戶的系統。CA技術要求既能使用戶自由選擇收看節目又能保護廣播業者的利益，確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節目。在數字電視領域中，CA系統無疑將成為發展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統，在不同的CA系統之間進行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數字電視條件接收系統GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點?？梢哉f，FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統的目的和組成，FPGA的結構和原理，優勢。然后介紹了利用FPGA來實現CA系統主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結構，軟件仿真，劃分硬件模塊，硬件性能分析，驗證平臺構建，硬件實現等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計，給出了FPGA的結構和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程； 最后給出了該加擾系統的測試與驗證方法以及驗證和測試結果。
上傳時間： 2013-06-22
上傳用戶：chongchong2016
如今電力電子電路的控制旨在實現高頻開關的計算機控制，并向著更高頻率、更低損耗和全數字化的方向發展?，F場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經濟、高速度、低功耗等優勢，又具有全集成化、適用性強，便于開發和維護(升級)等顯著優點。與單片機和DSP相比，FPGA的頻率更高、速度更快，這些特點順應了電力電子電路的日趨高頻化和復雜化發展的需要。因此，在越來越多的領域中FPGA得到了日益廣泛的發展和應用?！ ”疚奶岢隽艘环N采用現場可編程門陣列(FPGA)器件實現數字化通用PWM控制器的方案。該控制器能產生多路PWM脈沖，具有開關頻率可調、各路脈沖間的相位可調、接口簡單、響應速度快、易修改、可現場編程等特點，可應用于PWM的全數字化控制。文中對方案的實現進行了比較詳細的論述，包括A/D采樣控制、PI算法的實現、PWM波形的產生、各模塊的工作原理等。 本文還提出一種新型ZCT-PWMBoost變換器，詳細的分析了該變換器的工作過程，并采用基于FPGA的數字化通用PWM控制器對這種軟開關Boost變換器進行控制，給出了比較完滿的實驗結果。實驗結果驗證了該控制器以及該ZCTBoost變換器的可行性和有效性，
上傳時間： 2013-06-22
上傳用戶：yph853211
