程序所在目錄：ex6_AD 板上引出的兩路A/D 轉(zhuǎn)換對(duì)應(yīng)DSP 的A/D 模塊分別是通道0 和通道8，輸入電壓0-5V 。 本開發(fā)板使用DA 的輸出作為AD 的輸入，因此需將5J2 的1-2，3-4 分別用短路子短接。 打開CC2000,進(jìn)行如下操作： 1．Project->Open ，打開該目錄中的工程文件。 2．Project->Rebuild ALL,編譯鏈接 3．File->Load Program 4．光標(biāo)移到Que()函數(shù)的asm(" NOP ")所處的行。 5． Debug->Toggle breakpoint （快捷鍵F9） 6． Debug->Animate （快捷鍵F12） 7． View->Watch Window ，在出現(xiàn)的watch 窗體中點(diǎn)右鍵分別插入變量AD_SIG0,AD_SIG8，則可看到所采到的這兩路信號(hào)的電壓值。 如果結(jié)果稍微不精確，請(qǐng)不要在意，這可能是因?yàn)闆]有采用專用基準(zhǔn)源，以及信號(hào)不穩(wěn)定的緣故。另外,TMS320LF2407 的內(nèi)置A/D 的精度并不是很高。在前面兩種情況已得到保證的情況下，變化幅度仍較大。（ ^_^ 呵呵，外面好一點(diǎn)的一片A/D 芯片就不低于100 塊，所以想想能湊合著用也就可以了。）
上傳時(shí)間： 2013-12-17
上傳用戶：refent
FPGA 開發(fā)板源碼。芯片為Mars EP1C6F.VHDL語言。可實(shí)現(xiàn)一些基本的功能。如乘法器、加法器、多路選擇器等。
上傳時(shí)間： 2017-05-25
上傳用戶：shizhanincc
FPGA開發(fā)板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。
標(biāo)簽： Verilog EP1C6F FPGA Mars
上傳時(shí)間： 2014-11-10
上傳用戶：15736969615
Computer Networks 4th Ed 學(xué)習(xí)電腦網(wǎng)路的實(shí)用原文書
標(biāo)簽： Computer Networks 4th Ed
上傳時(shí)間： 2013-12-18
上傳用戶：磊子226
合眾達(dá)開發(fā)板的基于dsp通用輸入輸出口（GPIO）源程序調(diào)試。
標(biāo)簽： GPIO dsp 合眾達(dá) 開發(fā)板
上傳時(shí)間： 2014-11-23
上傳用戶：whenfly
功能： 1、作為主機(jī)通訊采集兩路下位機(jī)數(shù)據(jù)并將此數(shù)據(jù)通過8255送出（十路水位值） 并計(jì)算水頭送STC板 2、采集數(shù)據(jù)為BCD碼制，先轉(zhuǎn)換成二進(jìn)制，處理后再轉(zhuǎn)換成BCD 3、通訊采用方式3，多機(jī)通訊，上位機(jī)發(fā)地址時(shí)TB8=1，其他TB8=0 下位機(jī)SM2=1，RB8=1時(shí)產(chǎn)生中斷后使SM2=0收發(fā)數(shù)據(jù)，結(jié)束后SM2=1 在此系統(tǒng)中本機(jī)硬件地址要設(shè)為0
標(biāo)簽： 8255 STC BCD 數(shù)據(jù)
上傳時(shí)間： 2017-06-10
上傳用戶：2467478207
龍族全部地圖端口(地圖全開的Mapserver),path的路徑請(qǐng)按照自己電腦上的路徑設(shè)置
上傳時(shí)間： 2017-08-02
上傳用戶：han_zh
針對(duì)OpenJtag通用調(diào)試板的Uboot程序，可以在基于三星2440處理器的開發(fā)板上運(yùn)行。
標(biāo)簽： OpenJtag Uboot 調(diào)試 程序
上傳時(shí)間： 2014-01-01
上傳用戶：zhliu007
0505、四路輸出繼電器工控板DXP資料
標(biāo)簽：
上傳時(shí)間： 2014-04-09
上傳用戶：songyue1991
雙路電機(jī)驅(qū)動(dòng)&電源一體板.pdf (508KB) - Complete，飛思卡爾智能車電路圖
標(biāo)簽： Complete pdf 508 KB 電機(jī)驅(qū)動(dòng) 電源
上傳時(shí)間： 2017-04-05
上傳用戶：xiangyu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
