<s id="2wq2e"></s> 鼎科通用板點(diǎn)屏定義鼎科通用板點(diǎn)屏定義鼎科通用板點(diǎn)屏定義鼎科通用板點(diǎn)屏定義鼎科通用板點(diǎn)屏定義
標(biāo)簽： 鼎科通用板點(diǎn)屏定義
上傳時(shí)間： 2019-04-25
上傳用戶：lpmycs
PCIE轉(zhuǎn)4路千兆網(wǎng)卡INTEL82580EB 開(kāi)發(fā)板原理圖
標(biāo)簽： pcie intel82580eb 開(kāi)發(fā)板
上傳時(shí)間： 2022-02-23
上傳用戶：得之我幸78
六足機(jī)器人之24路舵機(jī)控制器驅(qū)動(dòng)板資料
上傳時(shí)間： 2022-06-21
上傳用戶：
RDHP-1901 - SCALE-iDriver SIC1182K的通用基板：下載設(shè)計(jì)
上傳時(shí)間： 2022-07-08
上傳用戶：kent
近年來(lái)，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場(chǎng)集成技術(shù)取得了快速的發(fā)展，F(xiàn)PGA不但解決了信號(hào)處理系統(tǒng)小型化、低功耗、高可靠性等問(wèn)題，而且基于大規(guī)模FPGA單片系統(tǒng)的片上可編程系統(tǒng)(SOPC)的靈活設(shè)計(jì)方式使其越來(lái)越多的取代ASIC的市場(chǎng)。傳統(tǒng)的通用信號(hào)處理系統(tǒng)使用DSP作為處理核心，系統(tǒng)的可重構(gòu)型不強(qiáng)，F(xiàn)PGA解決了這一問(wèn)題，并且現(xiàn)有的FPGA中，多數(shù)已集成DSP模塊，結(jié)合FPGA較強(qiáng)的信號(hào)并行處理特性使其與DSP信號(hào)處理能力差距很小。因此，F(xiàn)PGA作為處理核心的通用信號(hào)處理系統(tǒng)具有很強(qiáng)的可實(shí)施性。 @@ 基于上述要求，作者設(shè)計(jì)和完成了一個(gè)基于多FPGA的通用實(shí)時(shí)信號(hào)處理系統(tǒng)。該系統(tǒng)采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲(chǔ)實(shí)時(shí)數(shù)據(jù)。作者通過(guò)全面的分析，設(shè)計(jì)了核心板、底板和應(yīng)用板分離系統(tǒng)架構(gòu)。該平臺(tái)能夠根據(jù)實(shí)際需求進(jìn)行靈活的搭配，核心板之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號(hào))技術(shù)，從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進(jìn)行傳輸。 @@ 本系統(tǒng)屬于高速數(shù)字電路的設(shè)計(jì)范疇，因此必須重視信號(hào)完整性的設(shè)計(jì)與分析問(wèn)題，作者根據(jù)高速電路的設(shè)計(jì)慣例和軟件輔助設(shè)計(jì)的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎(chǔ)上，順利地完成了PCB繪制與調(diào)試工作。 @@ 作為系統(tǒng)設(shè)計(jì)的重要環(huán)節(jié)，作者還在文中研究了在系統(tǒng)設(shè)計(jì)過(guò)程中出現(xiàn)的電源完整性問(wèn)題，并給出了解決辦法。 @@ LVDS高速數(shù)據(jù)通道接口和DDR2存儲(chǔ)器接口設(shè)計(jì)決定本系統(tǒng)的使用性能，本文基于所選的FPGA芯片進(jìn)行了詳細(xì)的闡述和驗(yàn)證。并結(jié)合系統(tǒng)的核心板和底板，完成了應(yīng)用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設(shè)計(jì)工作，對(duì)其中的部分接口進(jìn)行了邏輯驗(yàn)證。 @@ 經(jīng)過(guò)測(cè)試，該通用的信號(hào)處理平臺(tái)具有實(shí)時(shí)性好、通用性強(qiáng)、可擴(kuò)展和可重構(gòu)等特點(diǎn)，能夠滿足當(dāng)前一些信號(hào)處理系統(tǒng)對(duì)高速、實(shí)時(shí)處理的要求，可以廣泛應(yīng)用于實(shí)時(shí)信號(hào)處理領(lǐng)域。通過(guò)本平臺(tái)的研究和開(kāi)發(fā)工作，為進(jìn)一步研究和設(shè)計(jì)通用、實(shí)時(shí)信號(hào)處理系統(tǒng)打下了堅(jiān)實(shí)的基礎(chǔ)。 @@關(guān)鍵詞：通用實(shí)時(shí)信號(hào)處理；FPGA；信號(hào)完整性；DDR2；LVDS
標(biāo)簽： FPGA 實(shí)時(shí)信號(hào) 處理系統(tǒng)
上傳時(shí)間： 2013-05-27
上傳用戶：qiaoyue
隨著數(shù)字時(shí)代的到來(lái)，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無(wú)線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來(lái)，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開(kāi)發(fā)芯片，在電子設(shè)計(jì)行業(yè)深受歡迎，市場(chǎng)占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路QAM調(diào)制的全過(guò)程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號(hào)，AD9857實(shí)現(xiàn)對(duì)四路I/Q信號(hào)的調(diào)制，輸出中頻信號(hào)。本文具體內(nèi)容總結(jié)如下: 1.介紹國(guó)內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國(guó)內(nèi)國(guó)際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國(guó)內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過(guò)程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過(guò)程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì)，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作，并做成成品。 4.簡(jiǎn)單介紹了FPGA的開(kāi)發(fā)流程。 5.深入研究了基于FPAG代碼開(kāi)發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測(cè)試、電路測(cè)試及系統(tǒng)指標(biāo)測(cè)試。 最終系統(tǒng)指標(biāo)測(cè)試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國(guó)標(biāo)的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：sn2080395
目前對(duì)數(shù)字化音頻處理的具體實(shí)現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺(tái)的開(kāi)發(fā)方面，存在著并行處理性能差，系統(tǒng)升級(jí)和在線配置不靈活等缺點(diǎn)。另一方面現(xiàn)有解決方案的設(shè)計(jì)主要集中于處理器芯片，而對(duì)于音頻編解碼芯片的關(guān)注度較低，而且沒(méi)有提出過(guò)從芯片層到PCB板層的完整設(shè)計(jì)思路。本文針對(duì)上述問(wèn)題對(duì)數(shù)字化音頻處理平臺(tái)進(jìn)行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺(tái)，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設(shè)計(jì)工作流程，并對(duì)嵌入式音頻處理系統(tǒng)專門進(jìn)行了研究。 2、提出了從芯片層到PCB板層的完整設(shè)計(jì)思路，并將設(shè)計(jì)思路得以實(shí)現(xiàn)。完成了FPGA的設(shè)計(jì)及實(shí)現(xiàn)過(guò)程，包括：系統(tǒng)整體分析，設(shè)計(jì)流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實(shí)現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問(wèn)題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個(gè)角度完善PCB板設(shè)計(jì)，給出了各個(gè)系統(tǒng)組成部分的詳細(xì)設(shè)計(jì)方案和硬件電路原理圖，并附有PCB圖。 3、建立了實(shí)驗(yàn)和分析環(huán)境，完成了各項(xiàng)實(shí)驗(yàn)和分析工作，主要包括：PCB板信號(hào)完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個(gè)功能模塊的實(shí)驗(yàn)與分析等。實(shí)驗(yàn)和分析結(jié)果論證了系統(tǒng)設(shè)計(jì)的合理性和實(shí)用性。 本文的研究與實(shí)現(xiàn)工作通過(guò)實(shí)驗(yàn)和分析得到了驗(yàn)證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實(shí)現(xiàn)音頻信號(hào)的數(shù)字化處理，從而可以將FPGA在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)點(diǎn)充分發(fā)揮于音頻信號(hào)處理領(lǐng)域。
標(biāo)簽： FPGA 通用數(shù)字 處理平臺(tái)
上傳時(shí)間： 2013-04-24
上傳用戶：lanwei
如今電力電子電路的控制旨在實(shí)現(xiàn)高頻開(kāi)關(guān)的計(jì)算機(jī)控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場(chǎng)可編程門陣列器件(FieldProgrammableGateArrays)是近年來(lái)嶄露頭角的一類新型集成電路，它具有簡(jiǎn)潔、經(jīng)濟(jì)、高速度、低功耗等優(yōu)勢(shì)，又具有全集成化、適用性強(qiáng)，便于開(kāi)發(fā)和維護(hù)(升級(jí))等顯著優(yōu)點(diǎn)。與單片機(jī)和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點(diǎn)順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此，在越來(lái)越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。 本文提出了一種采用現(xiàn)場(chǎng)可編程門陣列(FPGA)器件實(shí)現(xiàn)數(shù)字化通用PWM控制器的方案。該控制器能產(chǎn)生多路PWM脈沖，具有開(kāi)關(guān)頻率可調(diào)、各路脈沖間的相位可調(diào)、接口簡(jiǎn)單、響應(yīng)速度快、易修改、可現(xiàn)場(chǎng)編程等特點(diǎn)，可應(yīng)用于PWM的全數(shù)字化控制。文中對(duì)方案的實(shí)現(xiàn)進(jìn)行了比較詳細(xì)的論述，包括A/D采樣控制、PI算法的實(shí)現(xiàn)、PWM波形的產(chǎn)生、各模塊的工作原理等。 本文還提出一種新型ZCT-PWMBoost變換器，詳細(xì)的分析了該變換器的工作過(guò)程，并采用基于FPGA的數(shù)字化通用PWM控制器對(duì)這種軟開(kāi)關(guān)Boost變換器進(jìn)行控制，給出了比較完滿的實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果驗(yàn)證了該控制器以及該ZCTBoost變換器的可行性和有效性，
標(biāo)簽： FPGA PWM 數(shù)字化 制器設(shè)計(jì)
上傳時(shí)間： 2013-06-22
上傳用戶：yph853211
生物特征識(shí)別是指通過(guò)計(jì)算機(jī)，利用人體固有的生理特征，如指紋，靜脈來(lái)進(jìn)行個(gè)人身份鑒別的技術(shù)。由于生物特征唯一性和不變性，使得生物特征識(shí)別與傳統(tǒng)的方法如數(shù)字密碼和身份證相比，具有更高的安全性和易用性。傳統(tǒng)的高性能自動(dòng)識(shí)別系統(tǒng)大多基于PC平臺(tái)聯(lián)機(jī)應(yīng)用，然而在實(shí)際應(yīng)用中往往對(duì)自動(dòng)識(shí)別系統(tǒng)要求有更高的便攜性和易用性，嵌入式技術(shù)的快速發(fā)展使得實(shí)現(xiàn)這樣的系統(tǒng)變?yōu)榱丝赡堋?生物特征識(shí)別系統(tǒng)主要由通用模塊的控制系統(tǒng)與非通用模塊的圖像采集設(shè)備與識(shí)別算法組成。本文針對(duì)通用模塊與非通用模塊接口問(wèn)題進(jìn)行研究和設(shè)計(jì)，實(shí)現(xiàn)了一個(gè)工作良好的嵌入式平臺(tái)。 本課題在設(shè)計(jì)核心板、擴(kuò)展板、轉(zhuǎn)接板的硬件基礎(chǔ)上，移植實(shí)時(shí)操作系統(tǒng)Linux，編寫各種接口與模塊的驅(qū)動(dòng)、多路攝像頭切換程序，并很好的解決了攝像頭采集生物特征時(shí)光強(qiáng)控制問(wèn)題，為很好的采集到清晰圖像提供了一個(gè)良好穩(wěn)定的硬件平臺(tái)。 本課題所設(shè)計(jì)的嵌入式系統(tǒng)通過(guò)測(cè)試，做了大量的實(shí)驗(yàn)，并將所采集到的手指靜脈圖像進(jìn)行討論分析，具有實(shí)用價(jià)值。
標(biāo)簽： ARM 嵌入式 多模 生物特征識(shí)別
上傳時(shí)間： 2013-06-03
上傳用戶：lguotao
近年來(lái)提出的光突發(fā)交換OBS(Optical．Burst Switching)技術(shù)，結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點(diǎn)，有效支持高突發(fā)、高速率的多種業(yè)務(wù)，成為目前研究的熱點(diǎn)和前沿。 本論文圍繞國(guó)家“863”計(jì)劃資助課題“光突發(fā)交換關(guān)鍵技術(shù)和試驗(yàn)系統(tǒng)”，主要涉及兩個(gè)方面：LOBS邊緣節(jié)點(diǎn)核心板和光板FPGA的實(shí)現(xiàn)方案，重點(diǎn)關(guān)注于邊緣節(jié)點(diǎn)核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡(luò)的背景、架構(gòu)，分析了LOBS網(wǎng)絡(luò)的關(guān)鍵技術(shù)，然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點(diǎn)的總體結(jié)構(gòu)，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調(diào)度FPGA，SDRAM以及背板驅(qū)動(dòng)芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機(jī)，光接收機(jī)，CDR等硬件模塊。論文對(duì)這些軟硬件資源進(jìn)行了詳細(xì)介紹，重點(diǎn)關(guān)注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點(diǎn)FPGA的具體實(shí)現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對(duì)數(shù)據(jù)和描述信息分別存儲(chǔ)，僅對(duì)描述信息進(jìn)行處理，提高了組裝效率。在維護(hù)突發(fā)包信息時(shí)，實(shí)時(shí)查詢和更新FEC配置表，保證了對(duì)FEE狀態(tài)表維護(hù)的靈活性。在讀寫SDRAM時(shí)都采用整頁(yè)突發(fā)讀寫模式，對(duì)MAC幀整幀一次性寫入，讀取時(shí)采用超前預(yù)讀模式，對(duì)SDRAM內(nèi)存的使用采取即時(shí)申請(qǐng)方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個(gè)方向，主要是將進(jìn)入FPGA的數(shù)據(jù)進(jìn)行同步后按照指定的格式發(fā)送。 第四章總結(jié)了論文的主要內(nèi)容，并對(duì)LOBS技術(shù)進(jìn)行展望。本論文組幀算法采用動(dòng)態(tài)組裝參數(shù)表的方法，可以充分支持各種擴(kuò)展，包括自適應(yīng)動(dòng)態(tài)組裝算法。
標(biāo)簽： LOBS FPGA 節(jié)點(diǎn)
上傳時(shí)間： 2013-05-26
上傳用戶：AbuGe
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
