DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外，大量的嵌入式系統也紛紛采用DDR2內存，越來越多的SoC系統芯片中會集成有DDR2接口模塊。因此，設計一款匹配DDR2的內存控制器將會具有良好的應用前景。 論文在研究了DDR2的JEDEC標準的基礎上，設計出DDR2控制器的整體架構，采用自項向下的設計方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執行模塊和數據通道模塊的RTL級設計。根據在設計中遇到的問題，對DDR2控制器的整體架構進行改進與完善。在分析了Altera數字PHY的基本性能的基礎上，設計DDR2控制器與數字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺，針對設計的具體功能進行仿真驗證，并實現在Altera Stratix II GX90開發板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。 論文設計的DDR2控制器的主要特點是： 1.支持數字PHY電路，不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口，節約了設計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個DDR2存儲芯片，使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術，充分發揮DDR2內存的特性。 5.自動DDR2刷新控制，方便用戶對DDR2內存的控制。
上傳時間： 2013-06-10
上傳用戶：ynzfm
本文提出了一種基于FPGA的硬件防火墻的實現方案，采用了FPGA來實現千兆線速的防火墻。傳統的基于X86等通用CPU的防火墻無法支撐快速增長的網絡速度，無法實現線速過濾和轉發。本文在采用FPGA可編程器件+通用CPU模式下，快速處理網絡數據。網絡數據在建立連接跟蹤后，直接由FPGA實現的快速處理板直接轉發，實現了網絡數據的線速處理，通用CPU在操作系統支持下，完成網絡數據的連接跟蹤的創建、維護，對網絡規則表的維護等工作。FPGA硬件板和CPU各司所長，實現快速轉發的目的。 本文設計了基于FPGA的硬件板的硬件規格，提出了硬件連接跟蹤表的存儲模式，以及規則表的存儲模式和定義等； 防火墻系統軟件采用NetBSD操作系統，完成了硬件板的NetBSD的驅動；在軟件系統完成了新建連接的建立、下發、老化等工作；在連接跟蹤上完成了規則的建立、刪除、修改等工作。 本文完成了防火墻的實現。實現了基于連接跟蹤的包過濾、地址轉換（NAT），設計了連接跟蹤的關鍵數據結構，包過濾的關鍵數據結構等，重用了NetBSD操作系統的路由。本文針對地址轉換應用程序的穿透問題，新增了部分實現。 在DoS攻擊是一種比較常見的攻擊網絡手段，本文采用了軟硬件結合的方法，不僅在軟件部分做了完善，也在硬件部分采取了相應的措施，測試數據表明，對常見的Syn洪水攻擊效果明顯。 在實踐過程中，我們發現了NetBSD操作系統內核的軟件缺陷，做了修正，使之更完善。 經過測試分析，本方案不僅明顯的優于X86方案，和基于NP方案、基于ASIC方案比較，具有靈活、可配置、易升級的優點。
上傳時間： 2013-06-21
上傳用戶：zxh1986123
隨著半導體制造技術不斷的進步，SOC(System On a Chip)是未來IC產業技術研究關注的重點。由于SOC設計的日趨復雜化，芯片的面積增大，芯片功能復雜程度增大，其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經成為整個設計中最大的瓶頸。 使用FPGA系統對ASIC設計進行功能驗證，就是利用FPGA器件實現用戶待驗證的IC設計。利用測試向量或通過真實目標系統產生激勵，驗證和測試芯片的邏輯功能。通過使用FPGA系統，可在ASIC設計的早期，驗證芯片設計功能，支持硬件、軟件及整個系統的并行開發，并能檢查硬件和軟件兼容性，同時還可在目標系統中同時測試系統中運行的實際軟件。FPGA仿真的突出優點是速度快，能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數據，而FPGA作為硬件系統，突出優點是速度快，實時性好。可以將SOC軟件調試系統的開發和ASIC的開發同時進行。 此設計以ALTERA公司的FPGA為主體來構建驗證系統硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數據鏈路，并采用定制的JTAG邏輯產生測試向量，通過JTAG控制SOC目標系統，達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時，該驗證平臺還可以支持SOC目標系統后續軟件的開發和調試。 本文介紹了芯片驗證系統，包括系統的性能、組成、功能以及系統的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗證系統的硬件平臺，提出了驗證系統的總體設計方案，重點對驗證系統的數據鏈路的實現進行了闡述；詳細研究了嵌入式軟核處理器NIOS II系統，并將定制的JTAG邏輯與處理器NIOS II相結合，構建出調試與驗證數據鏈路；根據芯片驗證的要求，設計出軟核處理器NIOS II系統與PC建立數據鏈路的軟件系統，并完成芯片在線測試與驗證。 本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術，完成對國產某型DSP芯片的驗證與測試，研究如何構建一種通用的SOC芯片驗證平臺，解決SOC驗證系統的可重用性和驗證數據發送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統在芯片驗證與測試應用研究領域，有較高的理論和實踐研究價值。
上傳時間： 2013-05-25
上傳用戶：ccsp11
高速大容量數據采集存儲技術在通信、航天、氣象、雷達等多個領域中擁有著廣泛應用。各領域科技與信息技術不斷發展，對數據的采集和傳輸速率要求越來越高，對數據存儲的速度和容量要求也越來越高。高速數據存儲主要包括存儲介質選取、存儲器控制、數據存儲和總線應用等，如何實時、高速、連續大量地采集存儲數據是一個關鍵性問題。 本文設計了一種基于FPGA控制的高速數據采集存儲系統。該系統選用符合ATA-6規范的IDE硬盤作為數據存儲介質，采用RAID0配置的磁盤陣列形式，并配合板載的128MB內存實現對數據的高速大容量穩定存儲。 該磁盤陣列同時管理五個IDE硬盤，平均數據流達到250MB/s，峰值傳輸速率達到500MB/s，也可以擴展更多硬盤構成大容量的磁盤陣列。系統采用PCI-9054橋芯片與計算機連接，可同時存儲四路AD數據，可以通過人機交互界面實時監控數據采集情況，在計算機上實現整個磁盤陣列的實時控制。
上傳時間： 2013-06-14
上傳用戶：2404
隨著數字圖像處理技術的發展，圖像處理系統在日常生活、工業、軍事和醫療方面等許多領域得到了廣泛的應用。 本論文圍繞視頻圖像處理器的設計以及圖像增強算法的研究，開展了以下方面的研究： 1.對基于拉普拉斯算子的灰度圖像增強算法、基于飽和度分量反饋的自適應亮度增強算法及其改進算法進行了仿真，并分別對增強前后的灰度圖像和彩色圖像進行了比較。 2.提出了一個視頻圖像處理器的硬件實現方案。該方案以FPGA為核心，具有較強的圖像實時處理能力，具有1路視頻輸入端口和1路視頻輸出端口，以及PCI接口和2個UART串行接口。 3.完成了視頻圖像處理器的原理圖設計、印制板圖設計。在印制板圖設計中，應用信號完整新分析的理論，對高速電路的布局和布線進行了優化設計，保證了硬件電路的性能。
上傳時間： 2013-06-13
上傳用戶：lanjisu111
信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。
上傳時間： 2013-04-24
上傳用戶：lingduhanya
通用異步收發器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協議。串行外設用到異步串行接口一般采用專用集成電路實現。但是這類芯片一般包含許多輔助模塊，而時常不需要使用完整的UART的功能和輔助功能，或者當在FPGA上設計時，需要將UART功能集成到FPGA內部而不能使用芯片。藍牙主機控制器接口則是實現主機設備與藍牙模塊之間互操作的控制部件。當在使用藍牙設備的時候尤其是在監控場所，接口控制器在控制數據與計算機的傳輸上就起了至關重要的作用。 論文針對信息技術的發展和開發過程中的實際需要，設計了一個藍牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨使用，也可集成到系統芯片中，并且整個設計緊湊、穩定且可靠，其用途廣泛，具有一定的使用價值。 本設計采用TOP-DOWN設計方法，整體上分為UART接口和藍牙主機控制器接口兩部分。首先根據UART和藍牙主機控制器接口的實現原理和設計指標要求進行系統設計，對系統劃分模塊以及各個模塊的信號連接；然后進行模塊設計，設計出每個模塊的功能，并用VHDL語言編寫代碼來實現模塊功能；再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真；最后進行硬件驗證，在Virtex-II開發板上對系統進行功能驗證。實現了發送、接收和波特率發生等功能，驗證了結果，表明設計正確，功能良好，符合設計要求。
上傳時間： 2013-07-13
上傳用戶：wfl_yy
隨著數字電子技術的發展，數字信號處理廣泛應用于聲納、雷達、通訊語音處理和圖像處理等領域。快速傅立葉變換(Fast Fourier Transform，FFT)在數字信號處理系統中起著很重要的作用，FFT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運算效率。 處理器一般要求具有高速度、高精度、大容量和實時處理的性能，而現場可編程門陣列(Field Programmable Gate Array，FPGA)是近年來迅速發展起來的新型可編程器件，在處理大規模數據方面，有極大的優勢。論文采用了在FPGA中實現FFT算法的方案。 數字信號處理板的硬件電路設計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎上，根據實時處理的要求，給出了數字信號處理板的硬件設計方案并對硬件電路的實現進行了分析和說明。 依據數字系統的設計方法，分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實現了1024點的FFT，接著對三種方法進行了評估，得出了FPGA完全能滿足處理器的實時處理的要求的結論。然后根據通用串行總線(Universial Serial Bus，USB)協議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實現了設備的枚舉過程。
上傳時間： 2013-06-27
上傳用戶：a937518043
隨著計算機技術的突飛猛進以及移動通訊技術在日常生活中的不斷深入，數據采集不斷地向多路、高速、智能化的方向發展。本文針對此需求，實現了一種應用FPGA的多路、高速的數據采集系統，從而為測量儀器提供良好的采集數據。 本文設計了一種基于AD+FPGA+DSP的多路數據采集處理系統，針對此系統設計了基于AD9446的模數轉換采集板，再將模數轉換采集板的數據傳送至基于FPGA的采集控制模塊進行數據的壓縮以及緩沖存儲，最后由DSP調入數據進行數據的處理。本文的設計主要分為兩部分，一部分為模數轉換采集板的設計與調試，另一部分為采集控制模塊的設計與仿真。 經設計與調試，模數轉換模塊可為系統提供穩定可靠的數據，能穩定工作在百兆的頻率下；采集控制模塊能實時地完成數據壓縮與數據緩沖，并能通過時鐘管理模塊來控制前端AD的采樣，該模塊也能穩定工作在百兆的頻率下。該系統為多路、高速的數據采集系統，并能穩定工作，從而能滿足電子測量儀器的要求。關鍵詞：數據采集；FPGA；AD9446
上傳時間： 2013-06-04
上傳用戶：zzy7826
隨著計算機技術和通信技術的迅速發展，數字視頻在信息社會中發揮著越來越重要的作用，視頻傳輸系統已經被廣泛應用于交通管理、工業監控、廣播電視、銀行、商場等多個領域。同時，FPGA單片規模的不斷擴大，在FPGA芯片內部實現復雜的數字信號處理系統也成為現實，因此采用FPGA實現視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術和光纖傳輸技術相結合，設計了一種基于無損壓縮算法的多路數字視頻光纖傳輸系統，系統利用時分復用和無損壓縮技術，采用串行數字視頻傳輸的方式，可在一根光纖中同時傳輸8路以上視頻信號。系統在總體設計時，確定了基于FPGA的設計方案，采用ADI公司的AD9280和AD9708芯片實現A/D轉換和D/A轉換，在FPGA里實現系統的時分復用/解復用、視頻數據壓縮/解壓縮和線路碼編解碼，利用光收發一體模塊實現電光轉換和光電轉換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數據，光纖線路碼采用CIMT碼，設計了編解碼模塊，解碼過程中，利用數字鎖相環來實現發射與接收的幀同步，在ISE8.2和Modelsim仿真環境下對FPGA模塊進行了功能仿真和時序仿真，并在Spartan-3E開發板和視頻擴展板上完成了系統的硬件調試與驗證工作，實驗證明，系統工作穩定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業監控等多個領域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現，利用FPGA的并行處理優勢，大大提高了系統的處理速度，使系統具有集成度高、靈活性強、調試方便、抗干擾能力強、易于升級等特點。
上傳時間： 2013-06-27
上傳用戶：幾何公差
