該文利用FPGA技術(shù),設(shè)計(jì)了全概率寬帶數(shù)字接收機(jī)的實(shí)驗(yàn)平臺(tái),并在其上提出了數(shù)字接收機(jī)實(shí)現(xiàn)的可行性方法,以及對(duì)這些方法的驗(yàn)證.該文的主要貢獻(xiàn)和創(chuàng)新有以下幾個(gè)方面.提出了并行結(jié)構(gòu)算法的工程實(shí)現(xiàn),討論了解決前端采樣的高速數(shù)據(jù)流遠(yuǎn)遠(yuǎn)超過(guò)后端DSP處理能力問(wèn)題的可行性方法.利用多相濾波下變頻的并行結(jié)構(gòu)特點(diǎn),使濾波器能夠以高效的形式實(shí)現(xiàn),也使得后端的混頻能夠工作在一個(gè)較低的速率上.經(jīng)過(guò)多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件的處理能力的要求.針對(duì)多相濾波下變頻與短數(shù)據(jù)快速測(cè)頻算法的特點(diǎn),用FPGA搭建了其實(shí)驗(yàn)?zāi)Ｐ?并利用微機(jī)EPP接口,對(duì)實(shí)驗(yàn)?zāi)繕?biāo)板進(jìn)行控制并與其進(jìn)行數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活對(duì)各種實(shí)現(xiàn)方法加以驗(yàn)證、比較.同時(shí)也給調(diào)試帶來(lái)了方便,可以每個(gè)模塊單獨(dú)調(diào)試而不用改變硬件結(jié)構(gòu),使調(diào)試效率大大提高.該平臺(tái)也可用來(lái)對(duì)其他數(shù)字處理算法進(jìn)行實(shí)現(xiàn)性分析與實(shí)驗(yàn).參考軟件無(wú)線電設(shè)計(jì)的概念和國(guó)內(nèi)外相關(guān)文獻(xiàn),提出了多項(xiàng)濾波下變頻結(jié)構(gòu)的FPGA實(shí)現(xiàn).傳統(tǒng)的DDC通過(guò)數(shù)字混頻、濾波、抽取實(shí)現(xiàn)數(shù)字下變頻,在高速A/D和電子偵察環(huán)境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數(shù)字混頻序列劃分調(diào)諧信道,使用先抽取,后低通濾波,再混頻的數(shù)字下變頻結(jié)構(gòu),高效實(shí)現(xiàn)了變載頻帶通信號(hào)數(shù)字下變頻.結(jié)合多相濾波下變頻結(jié)構(gòu)、算法對(duì)測(cè)頻精度及速度的要求,提出了短數(shù)據(jù)快速測(cè)頻算法的具體實(shí)現(xiàn),使用流水線的設(shè)計(jì)方法,提高了系統(tǒng)的數(shù)據(jù)吞吐率,在盡可能短的時(shí)間內(nèi)提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實(shí)現(xiàn)除了純粹的算法模塊外,還包括測(cè)試用的外圍模塊,以及運(yùn)行于實(shí)驗(yàn)平臺(tái)上的控制模塊、緩存、數(shù)據(jù)控制等.這些模塊也用FPGA來(lái)實(shí)現(xiàn).
標(biāo)簽： FPGA 寬帶 實(shí)驗(yàn) 射頻
上傳時(shí)間： 2013-06-22
上傳用戶：haoxiyizhong
本論文重點(diǎn)分析了PCI總線接口的設(shè)計(jì).對(duì)PCI總線協(xié)議的分析理解是進(jìn)行PCI總線接口設(shè)計(jì)的前提,而對(duì)PCI總線接口的功能分析和結(jié)構(gòu)劃分是設(shè)計(jì)的關(guān)鍵.本文在理解協(xié)議的基礎(chǔ)上,對(duì)PCI總線接口的整體設(shè)計(jì)和子模塊的劃分以及Verilog實(shí)現(xiàn)進(jìn)行了詳細(xì)的分析和闡述,并編寫測(cè)試激勵(lì)程序完成功能仿真,最后通過(guò)PCB試驗(yàn)板進(jìn)行了測(cè)試.我們?cè)O(shè)計(jì)了DMA控制器作為PCI總線接口板的應(yīng)用,對(duì)DMA的Top層結(jié)構(gòu)和各個(gè)子模塊及其與PCI總線的接口等都做了詳細(xì)的劃分.論文中FIFO的實(shí)現(xiàn)也做了詳細(xì)的描述.但由于時(shí)間的限制,代碼的編寫和仿真還沒(méi)完成.這也是本項(xiàng)目需要進(jìn)一步完善的地方.
上傳時(shí)間： 2013-06-12
上傳用戶：lizhizheng88
電臺(tái)廣播在我們的社會(huì)生活中占有重要的地位。隨著我國(guó)廣播事業(yè)的發(fā)展，對(duì)我國(guó)廣播業(yè)開(kāi)發(fā)技術(shù)、信號(hào)的傳輸質(zhì)量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現(xiàn)有技術(shù)，以滿足人民群眾日益增長(zhǎng)的需求。 本論文主要分析了現(xiàn)行廣播發(fā)射臺(tái)的數(shù)字廣播激勵(lì)器輸入接口的不足之處，根據(jù)歐洲ETS300799標(biāo)準(zhǔn)，實(shí)現(xiàn)了一種激勵(lì)器輸入接口的解決方案，這種方案將復(fù)接器送來(lái)的ETI(NA,G704)格式的碼流轉(zhuǎn)換成符合ETS300799標(biāo)準(zhǔn)ETI(NI)的標(biāo)準(zhǔn)碼流，并送往后面的信道編碼器。ETI(NA,G704)格式與現(xiàn)行的ETI(NI,G703)格式相比，主要加入了交織和RS糾錯(cuò)編碼，使得信號(hào)抗干擾能力大大加強(qiáng)，提高了節(jié)目從演播室到發(fā)射臺(tái)的傳輸質(zhì)量，特別是實(shí)時(shí)直播節(jié)目要求信號(hào)質(zhì)量比較好時(shí)具有更大的作用。 本論文利用校驗(yàn)位為奇數(shù)個(gè)的RS碼，對(duì)可檢不可糾的錯(cuò)誤發(fā)出報(bào)警信號(hào)，通過(guò)其它方法替代原有信號(hào)，對(duì)音質(zhì)影響不大，節(jié)省了糾正這個(gè)錯(cuò)誤的資源和開(kāi)發(fā)成本。 同時(shí)，我們采用FPGA硬件開(kāi)發(fā)平臺(tái)和VHDL硬件描述語(yǔ)言編寫代碼實(shí)現(xiàn)硬件功能，而不采用專用芯片實(shí)現(xiàn)功能，使得修改電路和升級(jí)變得異常方便，大大提高了開(kāi)發(fā)產(chǎn)品的效率，降低了成本。 經(jīng)過(guò)軟件仿真和硬件驗(yàn)證，本系統(tǒng)已經(jīng)基本實(shí)現(xiàn)了預(yù)想的功能，擴(kuò)展性較好，硬件資源開(kāi)銷較小，具有實(shí)用價(jià)值。
上傳時(shí)間： 2013-07-15
上傳用戶：afeiafei309
礦井加暖系統(tǒng)在礦產(chǎn)、冶金、化工等工業(yè)中具有廣泛的應(yīng)用。課題組根據(jù)熱效率、壽命、自動(dòng)化程度等方面存在的問(wèn)題，經(jīng)過(guò)調(diào)查、分析和研究開(kāi)發(fā)了一套新型礦用環(huán)保熱風(fēng)爐系統(tǒng)，該系統(tǒng)主要由數(shù)據(jù)采集系統(tǒng)、火焰監(jiān)測(cè)系統(tǒng)和主機(jī)控制系統(tǒng)三部分組成。 數(shù)據(jù)采集系統(tǒng)，要對(duì)復(fù)雜的現(xiàn)場(chǎng)環(huán)境進(jìn)行監(jiān)測(cè)控制，是整個(gè)新型熱風(fēng)爐自動(dòng)控制系統(tǒng)的關(guān)鍵。本文設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)由MSP430單片機(jī)、模擬量采集(A/D)、模擬量輸出(D/A)、開(kāi)關(guān)量采集、開(kāi)關(guān)量輸出、存儲(chǔ)、通信接口及其他輔助電路組成，結(jié)構(gòu)簡(jiǎn)單、機(jī)構(gòu)可靠性高，使用壽命長(zhǎng)，能夠?qū)ο到y(tǒng)的各種現(xiàn)場(chǎng)數(shù)據(jù)進(jìn)行實(shí)時(shí)監(jiān)測(cè)和控制，對(duì)于礦井的安全可靠生產(chǎn)具有重要的意義。
標(biāo)簽： ARM 熱風(fēng)爐 接口設(shè)計(jì) 自動(dòng)控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：yph853211
進(jìn)入20世紀(jì)90年代后，隨著全球信息化、智能化、網(wǎng)絡(luò)化的發(fā)展，嵌入式系統(tǒng)技術(shù)獲得了前所未有的發(fā)展空間。 嵌入式系統(tǒng)的最大特點(diǎn)之_是其所具有的目的性或針對(duì)性，即每一套嵌入式系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)都有其特殊的應(yīng)用場(chǎng)合與特定功能，這也是嵌入式系統(tǒng)與通剛的計(jì)算機(jī)系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設(shè)計(jì)的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應(yīng)用系統(tǒng)硬件上和軟件上的靈活性，就可以用最低的成本，最少的時(shí)間，快速的完成功能的轉(zhuǎn)換。 本課題的目的在于提出并設(shè)計(jì)一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴(kuò)展功能嵌入式系統(tǒng)平臺(tái)，并完成了系統(tǒng)的硬件設(shè)計(jì)和PCI(Peripheral Component Interconnect)橋的固件設(shè)計(jì)。設(shè)計(jì)過(guò)程中采用美國(guó)ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開(kāi)發(fā)了系統(tǒng)的硬件部分。在整個(gè)硬件開(kāi)發(fā)環(huán)節(jié)中，充分采用高速PCB(Printed Circuit Board)的設(shè)計(jì)原則，并進(jìn)行全面的電路仿真試驗(yàn)，保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點(diǎn)，并充分考慮到用戶的需要，擴(kuò)展了多種常用的外部設(shè)備接口以及藍(lán)牙無(wú)線接口等，為將米各種可能的應(yīng)用提供了完善的硬件基礎(chǔ)。概括總結(jié)起來(lái)本文具體工作如下： 1．完全自主設(shè)計(jì)了具有高擴(kuò)展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應(yīng)用開(kāi)發(fā)平臺(tái)。基于該硬件平臺(tái)，可以實(shí)現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應(yīng)剛而無(wú)需對(duì)硬什系統(tǒng)作出大的改變，如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關(guān)、以太網(wǎng)關(guān)、各種工業(yè)控制應(yīng)用等。并在具體的設(shè)計(jì)實(shí)踐中，總結(jié)出了嵌入式系統(tǒng)硬件平臺(tái)的設(shè)計(jì)原則及設(shè)計(jì)方法。 2．完成了基于CPLD的PCI橋接芯片的同什設(shè)計(jì)，在ARM硬件平臺(tái)上成功擴(kuò)展了PCI設(shè)備，成功解決了ARM處理器和PCI從設(shè)備之間通訊的問(wèn)題。 3．完成了對(duì)所開(kāi)發(fā)的嵌入式系統(tǒng)硬件平臺(tái)的測(cè)試工作，完成了基于AT89C51的PCI測(cè)試卡軟硬件設(shè)計(jì)。基于此測(cè)試卡，可以實(shí)現(xiàn)對(duì)系統(tǒng)中的PCI通訊功能進(jìn)行有效測(cè)試，以保證整個(gè)硬件系統(tǒng)正常、高效、穩(wěn)定地運(yùn)行。本系統(tǒng)的設(shè)計(jì)完成，使其可以作為嵌入式應(yīng)用的二次開(kāi)發(fā)或?qū)嶒?yàn)平臺(tái)，用于工業(yè)產(chǎn)品開(kāi)發(fā)及高校相關(guān)專業(yè)的實(shí)踐教學(xué)。
標(biāo)簽： CPLD ARM 擴(kuò)展 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-05-22
上傳用戶：sztfjm
USB2．0接口和基于ARM核的SOC系統(tǒng)的應(yīng)用已經(jīng)非常廣泛，特別在電子消費(fèi)類領(lǐng)域。包含USB2,0接口的ARM系統(tǒng)則更是市場(chǎng)的需求。本文介紹一種基于ARM核的USB2,0接口IP(AHB_USB2.0)的設(shè)計(jì)，主要對(duì)其中的串行接口引擎(SIE)的設(shè)計(jì)進(jìn)行討論。 該 AHB_USB2.0 IP核支持USB2.0協(xié)議，并兼容USB1.1協(xié)議；支持AMBA2.0協(xié)議和UTMI 1.05協(xié)議。該IP核一側(cè)通過(guò)UTMI接口或ULPI接口的PHY與USB2.0主機(jī)端進(jìn)行通信；另一側(cè)則通過(guò)AHB總線與ARM相連。 AHB_USB2.0 IP核在硬件上分為三個(gè)大模塊：ULPI模塊(ULPI)、串行接口引擎(SIE)模塊和AHB總線接口模塊(AHB)。ULPI模塊實(shí)現(xiàn)了UTMI接口轉(zhuǎn)ULPI接口。串行接口引擎(SIE)模塊為USB2.0的數(shù)據(jù)鏈路層協(xié)議處理模塊，為整個(gè)IP核的核心部分，進(jìn)一步分為四個(gè)子模塊——GLC(全局控制模塊)，PIE(PHY接口處理引擎)，SIF(系統(tǒng)接口邏輯)和EPB(端點(diǎn)緩沖模塊)。GLC模塊負(fù)責(zé)整個(gè)IP的復(fù)位控制，IP時(shí)鐘的開(kāi)關(guān)提示等；PIE模塊負(fù)責(zé)處理USB的事務(wù)級(jí)傳輸，包括組包解包等；SIF模塊負(fù)責(zé)協(xié)議相關(guān)寄存器組和端點(diǎn)緩沖區(qū)的讀寫，跨時(shí)鐘域信號(hào)的處理和PIE所需的控制信號(hào)的產(chǎn)生；AHB模塊負(fù)責(zé)IP核與ARM通信和DMA功能的實(shí)現(xiàn)。 該IP核的軟件設(shè)計(jì)遵循USB協(xié)議，Bulk Only協(xié)議和UFI協(xié)議，由外掛ARM實(shí)現(xiàn)USB設(shè)備命令和UFI命令的解析，并執(zhí)行相應(yīng)的操作。設(shè)計(jì)了IP核與ARM之間的多種數(shù)據(jù)傳輸方法，通過(guò)軟件實(shí)現(xiàn)常規(guī)數(shù)據(jù)讀寫訪問(wèn)、內(nèi)部DMA或外部DMA等多種方式的切換。 本IP已經(jīng)通過(guò)EDA驗(yàn)證和FPGA測(cè)試，并且已經(jīng)在內(nèi)嵌ARM核的FPGA系統(tǒng)上實(shí)現(xiàn)了多個(gè)U盤。這個(gè)FPGA系統(tǒng)的正確工作，證明了AHB_USB2.01P核設(shè)計(jì)是正確的。
上傳時(shí)間： 2013-05-17
上傳用戶：qqoqoqo
本論文以開(kāi)發(fā)基于ARM核的USB2.0-AHB接口IP此項(xiàng)目為依托，致力于在Windows XP操作系統(tǒng)上使用DDK(Driver Development Kit)設(shè)計(jì)和開(kāi)發(fā)一個(gè)基于WDM的主機(jī)端驅(qū)動(dòng)程序。開(kāi)發(fā)該驅(qū)動(dòng)程序的目的是為了對(duì)該IP進(jìn)行FPGA測(cè)試以及配合設(shè)備端驅(qū)動(dòng)程序的開(kāi)發(fā)，該驅(qū)動(dòng)程序能夠完成即插即用功能，塊傳輸，同步傳輸，控制傳輸以及對(duì)Flash的操作五項(xiàng)主要功能。 論文首先介紹了基于WDM的USB驅(qū)動(dòng)程序設(shè)計(jì)原理，其中包括了從結(jié)構(gòu)到通信流對(duì)USB主機(jī)系統(tǒng)的介紹，編寫WDM驅(qū)動(dòng)程序的基礎(chǔ)理論(主要介紹了數(shù)個(gè)相關(guān)的重要概念、驅(qū)動(dòng)程序的基本組成)，以及在開(kāi)發(fā)對(duì)Flash操作的例程會(huì)使用到的Mass Storage類協(xié)議的簡(jiǎn)要介紹。在介紹設(shè)計(jì)原理后，論文從總體的系統(tǒng)應(yīng)用環(huán)境和結(jié)構(gòu)薊數(shù)據(jù)傳輸、內(nèi)部模塊以及軟硬件體系結(jié)構(gòu)幾個(gè)方面簡(jiǎn)要描述了該IP的系統(tǒng)設(shè)計(jì)。接著論文通過(guò)分析主機(jī)端驅(qū)動(dòng)程序功能需求，提出了驅(qū)動(dòng)程序的總體構(gòu)架以及分步式的設(shè)計(jì)流程，具體步驟是先實(shí)現(xiàn)驅(qū)動(dòng)程序的正常加載以及基本PnP功能，然后實(shí)現(xiàn)塊傳輸、同步傳輸以及控制傳輸，最后完成對(duì)Flash操作例程的設(shè)計(jì)。隨后論文詳細(xì)闡述了對(duì)上述五項(xiàng)主要功能模塊的設(shè)計(jì)；其中對(duì)Flash操作例程的設(shè)計(jì)是難點(diǎn)，作者通過(guò)分析Bulk-Only協(xié)議和UFI命令規(guī)范，提出程序的詳細(xì)設(shè)計(jì)方案。論文最后簡(jiǎn)要介紹了調(diào)試驅(qū)動(dòng)程序的方法，以及驅(qū)動(dòng)程序的測(cè)試內(nèi)容、部分測(cè)試結(jié)果以及測(cè)試結(jié)論。 本論文研究對(duì)象為基于ARM核的USB2.0-AHB接口IP主機(jī)端驅(qū)動(dòng)程序，因?yàn)槠溲芯恐黧w是一個(gè)基于WDM的主機(jī)端驅(qū)動(dòng)程序，因此有其普遍性；但是它以開(kāi)發(fā)基于ARM核的USB2.0-AHB接口IP這個(gè)項(xiàng)目為依托，其目的是為項(xiàng)目服務(wù)，因此它有其特殊性。它是一項(xiàng)既有普遍性又有特殊性的研究。
上傳時(shí)間： 2013-05-19
上傳用戶：2007yqing
隨著微電子技術(shù)的快速發(fā)展，電子設(shè)備逐漸向著小型化、集成化方向發(fā)展；人們?cè)谝笤O(shè)備性能不斷提升的同時(shí)，還要求設(shè)備功耗低、體積小、重量輕、可靠性高。同樣在我軍武器裝備的研制過(guò)程中，也對(duì)各武器裝備都提出了新的要求，特別是針對(duì)單兵配備的便攜設(shè)備，對(duì)體積、功耗、擴(kuò)展性的要求更是嚴(yán)格。 在某手持式設(shè)備的開(kāi)發(fā)項(xiàng)目中，需要設(shè)計(jì)一塊接口板，要求實(shí)現(xiàn)高達(dá)8個(gè)串行口擴(kuò)展以及能源管理和數(shù)字輸入輸出接口等功能，該接口板與處理器模塊的連接總線采用LPC總線，整個(gè)手持設(shè)備除了對(duì)功能有基本的要求以外，對(duì)體積及功耗都提出了極高的要求。針對(duì)項(xiàng)目的具體設(shè)計(jì)要求，經(jīng)過(guò)與傳統(tǒng)設(shè)計(jì)方法的比較，決定采用FPGA來(lái)實(shí)現(xiàn)LPC接口及UART控制器功能。 論文的主要目標(biāo)是完成LPC接口的UART控制在FPGA中的實(shí)現(xiàn)。對(duì)于各模塊中的關(guān)鍵的功能部分，文中對(duì)其實(shí)現(xiàn)都進(jìn)行了詳細(xì)的說(shuō)明。整個(gè)設(shè)計(jì)全部采用硬件描述語(yǔ)言(HDL)實(shí)現(xiàn)，并且采用了分模塊的設(shè)計(jì)風(fēng)格，具有很好的重用性。 為了在硬件平臺(tái)上驗(yàn)證設(shè)計(jì)，還實(shí)做了FPGA驗(yàn)證平臺(tái)，并用C語(yǔ)言編寫了測(cè)試程序。經(jīng)過(guò)驗(yàn)證，該方案完全實(shí)現(xiàn)了接口板的功能要求，并且滿足體積和功耗上的要求，取得了良好的效果。 論文通過(guò)采用FPGA作為電路設(shè)計(jì)的核心，以一種新的數(shù)字電路設(shè)計(jì)方法實(shí)現(xiàn)電路功能；旨在通過(guò)這種方式，不斷提高設(shè)備的性能并拓展設(shè)計(jì)者思想。
上傳時(shí)間： 2013-05-21
上傳用戶：poyao
維修LVDS屏的接口定義 維修LVDS屏的接口定義
上傳時(shí)間： 2013-05-31
上傳用戶：362279997
高性能濾波器是現(xiàn)代信號(hào)處理的一種基本電路，傳統(tǒng)的設(shè)計(jì)思想和方法運(yùn)算量大，存在優(yōu)化復(fù)雜的缺點(diǎn)。本文采用Pspice 的仿真優(yōu)化工具對(duì)二階低通濾波器基于通帶寬度的目標(biāo)進(jìn)行了優(yōu)化和仿真，結(jié)果表明優(yōu)化目標(biāo)和仿
標(biāo)簽： Pspice 低通濾波器 優(yōu)化設(shè)計(jì) 仿真分析
上傳時(shí)間： 2013-06-25
上傳用戶：1134473521
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
