隨著現(xiàn)代電力系統(tǒng)向大容量、高電壓方向發(fā)展,廣泛用于大型發(fā)電機(jī)組測(cè)量和保護(hù)用的大電流互感器的研制就變得很緊迫。考慮到大電流互感器具有大電流、強(qiáng)電磁干擾和多相運(yùn)行等特點(diǎn),在設(shè)計(jì)大電流互感器時(shí),必須采取有效的屏蔽措施,屏蔽來自鄰相的雜散磁通。傳統(tǒng)的屏蔽方案是采用金屬屏蔽罩,盡管有效,但設(shè)備笨重。本文中,作者對(duì)有外層屏蔽繞組的大電流互感器進(jìn)行了各種研究。 大電流互感器采用繞組屏蔽方式后,如何優(yōu)化設(shè)計(jì)屏蔽繞組,使屏蔽繞組能夠充分有效地屏蔽雜散磁通對(duì)環(huán)形鐵心的影響呢?針對(duì)上述的問題,本文作者主要完成如下幾個(gè)方面的工作: 1、首先對(duì)國內(nèi)外大電流互感器的發(fā)展與研究現(xiàn)狀進(jìn)行了敘述,并成功設(shè)計(jì)了15000/5A大電流互感器。 2、對(duì)精典的電磁場(chǎng)理論和場(chǎng)路耦合法的數(shù)學(xué)理論進(jìn)行了深入的研究,建立了大電流互感器的三維場(chǎng)路耦合有限元分析的數(shù)學(xué)模型和仿真模型。應(yīng)用有限元軟件ANSYS建立三維有限元仿真模型和基于場(chǎng)路耦合原理的外部耦合電路。 3、理論分析了雜散磁通對(duì)電流互感器鐵心的影響;重點(diǎn)分析了繞組屏蔽雜散磁通理論;通過等值電流法,得到無論三相還是多相電流互感器條件下,中間相的電流互感器所受到的雜散磁通是最為嚴(yán)重的,為大電流互感器的有效保護(hù)提供了科學(xué)依據(jù)。 4、為了得到最優(yōu)化屏蔽繞組,對(duì)屏蔽繞組的匝數(shù)采用離散化替代連續(xù)性,再考慮屏蔽繞組在環(huán)形鐵心上的位置,共提出了多種優(yōu)化方案;根據(jù)三維場(chǎng)路耦合有限元分析模型,精確計(jì)算出屏蔽繞組中的電流、電流分布、環(huán)形鐵心中的磁感應(yīng)強(qiáng)度分布和外層繞組的局部最高溫升,通過比較多種計(jì)算結(jié)果,得到大電流互感器屏蔽繞組的最優(yōu)化方案。 5、最后建立了大電流互感器的等效磁勢(shì)法和降流回路法兩種試驗(yàn)方案模型,通過比較試驗(yàn)方案仿真計(jì)算結(jié)果和出廠試驗(yàn)結(jié)果,證明了仿真計(jì)算結(jié)果是正確的,可靠的。 通過對(duì)屏蔽繞組進(jìn)行優(yōu)化設(shè)計(jì)后,有效地削弱了雜散磁通,使得大電流互感器輕型化、小型化,節(jié)約了大量的銅材料,使得其運(yùn)輸更加方便。
標(biāo)簽: 大電流 互感器 繞組 應(yīng)用研究
上傳時(shí)間: 2013-04-24
上傳用戶:yolo_cc
橫向磁通電機(jī)是近些年來出現(xiàn)的一種新型結(jié)構(gòu)的電機(jī),由于其轉(zhuǎn)矩密度和功率密度大的優(yōu)點(diǎn)受到了廣泛的關(guān)注,但我國對(duì)該種電機(jī)的研究尚處于起步階段。 本課題是國家863計(jì)劃項(xiàng)目——“新型稀土永磁電機(jī)設(shè)計(jì)與集成技術(shù)(課題編號(hào):2002AA324020)”中有關(guān)橫向磁通永磁同步電動(dòng)機(jī)的部分。本課題的目標(biāo)就是要充分發(fā)揮橫向磁通電機(jī)功率密度和轉(zhuǎn)矩密度大的優(yōu)點(diǎn),克服其功率因數(shù)低的缺點(diǎn),對(duì)橫向磁通永磁同步電動(dòng)機(jī)的磁場(chǎng)進(jìn)行計(jì)算、分析,找出功率因數(shù)偏低的原因,并提出相應(yīng)的改進(jìn)方法和建議。在此基礎(chǔ)上進(jìn)行樣機(jī)的研制,對(duì)理論成果進(jìn)行驗(yàn)證,并力爭樣機(jī)在性能和工藝指標(biāo)上有所突破,部分指標(biāo)達(dá)到國際領(lǐng)先水平。 本文介紹了橫向磁通永磁電機(jī)的特點(diǎn)及運(yùn)行原理,并按照不同的分類方式介紹了橫向磁通電機(jī)的各種結(jié)構(gòu)。三維磁場(chǎng)的有限元計(jì)算十分復(fù)雜、計(jì)算量大,因此傳統(tǒng)電機(jī)均采用簡化的二維磁場(chǎng)進(jìn)行計(jì)算。但是橫向磁通電機(jī)由于結(jié)構(gòu)特殊,無法采用簡化的二維磁場(chǎng)的計(jì)算方法進(jìn)行分析。因此本文利用ANSYS軟件建立了樣機(jī)模型,對(duì)樣機(jī)進(jìn)行了三維電磁場(chǎng)分析。在電磁場(chǎng)計(jì)算的基礎(chǔ)上,進(jìn)行了電機(jī)空載反電勢(shì),空載漏磁系數(shù),電磁轉(zhuǎn)矩等相關(guān)參數(shù)的計(jì)算,討論了橫向磁通永磁同步電動(dòng)機(jī)的結(jié)構(gòu)變化對(duì)參數(shù)的影響。本文特別針對(duì)橫向磁通永磁電機(jī)功率因數(shù)較低這一問題進(jìn)行了分析,找出了功率因數(shù)偏低的原因,提出了相應(yīng)的改善方法和建議,對(duì)橫向磁通電機(jī)的理論研究和設(shè)計(jì)應(yīng)用分析方法進(jìn)行了探討。本文利用電磁場(chǎng)計(jì)算的結(jié)果,完成了電機(jī)運(yùn)行特性仿真,克服了采用傳統(tǒng)磁路等效的方法帶來的誤差。最后,通過與樣機(jī)測(cè)試結(jié)果的對(duì)照研究,驗(yàn)證和完善分析方法,并為進(jìn)一步獲得性能更加優(yōu)異的樣機(jī)奠定了基礎(chǔ)。
標(biāo)簽: 磁通 永磁同步電動(dòng)機(jī) 性能分析 磁場(chǎng)
上傳時(shí)間: 2013-04-24
上傳用戶:a296386173
隨著社會(huì)的不斷進(jìn)步,人們的生活與銀行的關(guān)系越來越密切,在銀行辦理業(yè)務(wù)占去了人們很大一部分時(shí)間,據(jù)日常生活經(jīng)驗(yàn),在銀行辦理業(yè)務(wù)的人均排隊(duì)時(shí)間達(dá)到了兩個(gè)小時(shí),這種等待大大的影響了人們的生活質(zhì)量。為了解決這個(gè)問題,本文設(shè)計(jì)了一種具有操作方便、價(jià)格低廉等特性的銀行繳費(fèi)系統(tǒng),該系統(tǒng)以當(dāng)前強(qiáng)大的網(wǎng)絡(luò)系統(tǒng)為基礎(chǔ),能夠讓用戶足不出戶就可以向銀行繳納水、電、燃?xì)狻㈦娫挼荣M(fèi)用,極大的方便了人們的生活,具有廣泛的應(yīng)用前景。 本文首先介紹了銀行卡繳費(fèi)系統(tǒng)的硬件設(shè)計(jì)方案,包括串口、JTAG、以太網(wǎng)、音頻、USB、LCD觸摸屏等接口電路的設(shè)計(jì)及各模塊之間的關(guān)聯(lián)關(guān)系;接著詳細(xì)介紹了基于單片機(jī)的磁卡讀卡器的軟、硬件工作原理,為其設(shè)計(jì)了基于串口的驅(qū)動(dòng)程序;然后介紹了觸摸屏的工作原理,重點(diǎn)介紹了觸摸屏的校正算法。最后介紹了基于MiniGUI的繳費(fèi)通系統(tǒng)軟件的設(shè)計(jì),給出了系統(tǒng)的聯(lián)合調(diào)試結(jié)果。 本繳費(fèi)系統(tǒng)使用ARM9內(nèi)核的2440處理器作為核心處理器,其主要外設(shè)有網(wǎng)卡、磁卡讀卡器和觸摸屏,其中網(wǎng)卡用于系統(tǒng)和網(wǎng)絡(luò)的連接,提供局域網(wǎng)、電話線、ADSL三種上網(wǎng)方式;讀卡器用于讀入用戶銀行卡信息;觸摸屏用于人機(jī)交互,包括用戶輸入密碼、繳費(fèi)金額及向用戶顯示歷史繳費(fèi)信息等功能。軟件部分底層采用嵌入式Linux操作系統(tǒng),使用MiniGUI集成開發(fā)環(huán)境,通過觸摸屏向用戶提供友好的人機(jī)交互界面。 文章最后針對(duì)本課題的研究內(nèi)容進(jìn)行了總結(jié),指出不足并對(duì)未來發(fā)展進(jìn)行展望。
上傳時(shí)間: 2013-05-21
上傳用戶:鳳臨西北
(臺(tái)達(dá))開關(guān)電源基本原理與設(shè)計(jì)介紹,比較實(shí)用
標(biāo)簽: 開關(guān)電源
上傳時(shí)間: 2013-06-15
上傳用戶:ybysp008
高級(jí)數(shù)據(jù)鏈路控制規(guī)程,是由ISO開發(fā),面向比特的數(shù)據(jù)鏈路層協(xié)議,具有差錯(cuò)檢測(cè)功能強(qiáng)大、高效和同步傳輸?shù)牡忍攸c(diǎn),是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高,ARM處理器上的高級(jí)數(shù)據(jù)鏈路控制器外設(shè),幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對(duì)HDLC通信過程進(jìn)行控制,將具有成本低廉、靈活性好、便于擴(kuò)展為操作系統(tǒng)下的應(yīng)用程序等優(yōu)點(diǎn)。本文在這一背景下,提出了在ARM下實(shí)現(xiàn)鏈路層傳輸?shù)姆桨福诜桨钢袑?shí)現(xiàn)了基于HDLC協(xié)議子集的簡單協(xié)議。 本文以嵌入式的高速發(fā)展為背景,對(duì)基于ARM核微處理器的鏈路層通信規(guī)程進(jìn)行研究,闡述了HDLC幀的結(jié)構(gòu)、特點(diǎn)和工作原理,提出了在ARM芯片上實(shí)現(xiàn)HDLC規(guī)程的兩種方法,同時(shí)給出其設(shè)計(jì)方案、關(guān)鍵代碼和調(diào)試方法。其中,重點(diǎn)對(duì)無操作系統(tǒng)時(shí)中斷模式下,以及基于操作系統(tǒng)時(shí)ARM芯片上實(shí)現(xiàn)HDLC規(guī)程的方法進(jìn)行了探討設(shè)計(jì)。
標(biāo)簽: ARM 高級(jí)數(shù)據(jù)鏈路控制規(guī)程
上傳時(shí)間: 2013-08-04
上傳用戶:時(shí)代將軍
近年來,隨著控制系統(tǒng)規(guī)模的擴(kuò)大和總線技術(shù)的發(fā)展,對(duì)數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前,很多設(shè)備需要實(shí)現(xiàn)從單串口通信到多路串口通信的技術(shù)改進(jìn)。同時(shí),隨著以太網(wǎng)技術(shù)的發(fā)展和普及,這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進(jìn)行傳輸,因而有必要尋求一種解決方案,以實(shí)現(xiàn)技術(shù)上的革新。 本文分別對(duì)串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進(jìn)行研究和分析,在此基礎(chǔ)上,設(shè)計(jì)一個(gè)嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng),來實(shí)現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作:首先,分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動(dòng)態(tài),通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點(diǎn),設(shè)計(jì)出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù),并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實(shí)時(shí)性高的特點(diǎn),對(duì)串行通訊幀同步的方法進(jìn)行了詳細(xì)的研究。然后,根據(jù)課題的實(shí)際需求,對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)和功能模塊劃分,并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計(jì)。在軟件設(shè)計(jì)上,對(duì)系統(tǒng)的啟動(dòng)代碼、串行通信協(xié)議、串口驅(qū)動(dòng)以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M(jìn)行了詳細(xì)的論述。最后,將上述技術(shù)應(yīng)用于某大型火電廠主機(jī)F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測(cè)試與分析,達(dá)到了設(shè)計(jì)要求。
上傳時(shí)間: 2013-07-31
上傳用戶:aeiouetla
本文首先在介紹多用戶檢測(cè)技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上,對(duì)比分析了幾種多用戶檢測(cè)算法的性能,給出了算法選擇的依據(jù)。為了同時(shí)克服多址干擾和多徑干擾,給出了融合多用戶檢測(cè)與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。 接著,針對(duì)WCDMA反向鏈路信道結(jié)構(gòu),介紹了擴(kuò)頻使用的OVSF碼和擾碼,分析了擾碼的延時(shí)自相關(guān)特性和互相關(guān)特性,指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上,給出了解相關(guān)檢測(cè)器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖,并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對(duì)系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級(jí)上的抵消,需要對(duì)用戶信號(hào)重構(gòu),因此具有較高的復(fù)雜度。在解相關(guān)檢測(cè)器的基礎(chǔ)上,衍生出符號(hào)級(jí)上的干擾抵消。通過仿真,給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級(jí)數(shù)等參數(shù)的最佳取值,并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。 最后,介紹了WCDMA系統(tǒng)移動(dòng)臺(tái)解復(fù)用技術(shù)的硬件實(shí)現(xiàn),在FPGA平臺(tái)上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
標(biāo)簽: WCDMA FPGA 多用戶檢測(cè) 下行鏈路
上傳時(shí)間: 2013-07-29
上傳用戶:jiangxin1234
隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽: FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間: 2013-07-16
上傳用戶:asdkin
21天學(xué)通c++,c++快速入門書籍,Jesse Liberty著
標(biāo)簽:
上傳時(shí)間: 2013-04-24
上傳用戶:完瑪才讓
隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個(gè)高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速復(fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對(duì)整個(gè)空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲(chǔ)器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對(duì)多個(gè)信號(hào)源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計(jì)中,用VHDL語言對(duì)高速復(fù)接器進(jìn)行行為級(jí)建模,為了驗(yàn)證這個(gè)模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動(dòng)作特點(diǎn),對(duì)程序輸入信號(hào)進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計(jì)硬件電路,設(shè)計(jì)出的實(shí)際電路實(shí)現(xiàn)了將來自兩個(gè)不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實(shí)驗(yàn)調(diào)試中對(duì)FPGA的輸出數(shù)據(jù)進(jìn)行檢驗(yàn),同時(shí)對(duì)設(shè)計(jì)方法進(jìn)行驗(yàn)證.驗(yàn)證結(jié)果完全符合設(shè)計(jì)目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計(jì)高速復(fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).
上傳時(shí)間: 2013-07-17
上傳用戶:wfl_yy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1