產品型號：VK36Q4 產品品牌：VINKA/永嘉微電/永嘉微 封裝形式：DFN10 產品年份：新年份 聯 系 人：許先生 深圳市永嘉微電科技有限公司，原廠直銷，原裝現貨更有優(yōu)勢！工程服務，技術支持，讓您的生產高枕無憂！ 量大價優(yōu)，保證原裝正品。您有量，我有價！QT176 1.概述 VK36Q4具有4個觸摸按鍵，可用來檢測外部觸摸按鍵上人手的觸摸動作。該芯片具有較 高的集成度，僅需極少的外部組件便可實現觸摸按鍵的檢測。 提供了4路直接輸出功能。芯片內部采用特殊的集成電路，具有高電源電壓抑制比，可 減少按鍵檢測錯誤的發(fā)生，此特性保證在不利環(huán)境條件的應用中芯片仍具有很高的可靠性。 此觸摸芯片具有自動校準功能，低待機電流，抗電壓波動等特性，為各種觸摸按鍵+IO 輸出的應用提供了一種簡單而又有效的實現方法。 特點 ? 工作電壓 2.4-5.5V ? 待機電流7uA/3.0V,14uA/5V ? 上電復位功能（POR） ? 低壓復位功能（LVR） ? 觸摸輸出響應時間： 工作模式 48mS 待機模式160mS ? CMOS輸出，低電平有效，支持多鍵 ? 有效鍵最長輸出16S ? 無觸摸4S自動校準 ? 專用腳接對地電容調節(jié)靈敏度(1-47nF） ? 各觸摸通道單獨接對地小電容微調靈敏度（0-50pF）. ? 上電0.25S內為穩(wěn)定時間，禁止觸摸. ? 封裝 DFN10L(3.0mm x 3.0mm PP=0,5mm)
標簽： 3MM 0.75 36Q DFN VK 36 10 Q4 體積 4通道
上傳時間： 2021-12-24
上傳用戶：2937735731
高清PDF電子書-基于嵌入式Linux的Qt圖形程序實戰(zhàn)開發(fā)351頁本書的主要內容 第一章認識 Qt。主要介紹了 Qt 的相關概念，Qt 不同的版本，Qt 安裝在不同的平臺上。 開發(fā)嵌入式的 Qt 應用軟件時，需要建立的交叉編譯環(huán)境。最后一小節(jié)，通過 Hello Qt 的文 本顯示，簡單的了解了一下 Qt 的開發(fā)以及編譯流程。 第二章信號與槽。主要介紹了信號與槽的實現機制。信號與槽機制是 Qt 的核心機制， 信號與槽的關聯通過調用 QObject 對象的 connect 函數來將某個對象的信號與另外一個對 象的槽函數相關聯，這樣當發(fā)射者發(fā)射信號時，接收者的槽函數將被調用。并通過實例介紹 了信號和槽的創(chuàng)建和使用方法，最后介紹了信號與槽需要注意的問題。 第三章對話框設計。主要介紹了 Qt 中最常見的對話框類。其中包括如何自定義對話框 以及內建對話框的使用。對話框幾乎貫穿整個學習過程，在常用軟件中會經常出現，通過幾 個例子介紹了它們的使用方法。 第四章創(chuàng)建主窗口。主要介紹了應用程序主窗口框架的組成：菜單欄、工具欄、錨接窗 口、中心部件、狀態(tài)欄。常用的創(chuàng)建主窗口的方法，以及其優(yōu)缺點和適用場合；完全使用代 碼創(chuàng)建主窗口的方法和步驟；一些有關窗口部件的知識。 第五章自定義窗口部件。主要介紹了如何通過 Qt 類庫中提供的多種類，子類化出相應 的窗口部件。另外介紹從 QWidget 基類直接開始繼承，創(chuàng)造出自己的窗口部件。但一般提 倡使用 Qt 庫中提供的已經存在的比較完善的類庫，不提倡自己創(chuàng)建。在本章的最后介紹雙 緩沖技術，雙緩沖技術是用來優(yōu)化繪制事件的顯示。 第六章部件布局。主要介紹了 GUI 編程不可缺少的部分——Qt 布局管理，即使再簡單 的程序，也需要有合理的布局，否則界面將失去價值。在本章詳細介紹了 Qt 中的布局管理， 其中涉及到的布局管理類有布局管理器、分裂器、棧部件以及工作空間。其實多文檔屬于布 局管理，在第十三章中詳細介紹。 第七章文本輸入和表。主要介紹了 Qt 中的基本的文本輸入控件，主要包括 QComboBox、 QLineEdit、QTextEdit。并介紹了 QTableView 類的子類 QTableWidget 類和 QTableWidgetItem 類，本章通過自己構造一個簡單的單元格模型類 Cell 來介紹其有關各類的詳細屬性、成員 函數可參考 Qt 4.7 幫助文檔。 第八章容器類。主要介紹了 Q
上傳時間： 2022-03-22
上傳用戶：
產品型號：VK3603 產品品牌：VINKA/永嘉微電 封裝形式：ESOP8 產品年份：新年份 聯 系 人：陳銳鴻 Q Q：361 888 5898 聯系手機：188 2466 2436（信） 概述： VK3603具有3個觸摸按鍵，可用來檢測外部觸摸按鍵上人手的觸摸動作。該芯片具有較 高的集成度，僅需極少的外部組件便可實現觸摸按鍵的檢測。 提供了3路直接輸出功能。芯片內部采用特殊的集成電路，具有高電源電壓抑制比，可 減少按鍵檢測錯誤的發(fā)生，此特性保證在不利環(huán)境條件的應用中芯片仍具有很高的可靠性。 此觸摸芯片具有自動校準功能，低待機電流，抗電壓波動等特性，為各種觸摸按鍵+IO 輸出的應用提供了一種簡單而又有效的實現方法。 特點： ? 工作電壓 2.4-5.5V ? 待機電流7uA/3.3V,14uA/5V ? 上電復位功能（POR） ? 低壓復位功能（LVR） ? 觸摸輸出響應時間： 工作模式 48mS 待機模式160mS ? CMOS輸出，低電平有效，支持多鍵 ? 有效鍵最長輸出16S ? 無觸摸4S自動校準 ? 專用腳接對地電容調節(jié)靈敏度(1-47nF） ? 各觸摸通道單獨接對地小電容微調靈敏度（0-50pF） ? 上電0.25S內為穩(wěn)定時間，禁止觸摸 ? 封裝SOP8-EP(150mil)(4.9mm x 3.9mm PP=1.27mm) 產品型號：VK3601 產品品牌：VINKA/永嘉微電 封裝形式：SOT23-6 產品年份：新年份 聯 系 人：陳銳鴻 概述: VK3601 是一款單觸摸通道帶1個邏輯控制輸出的電容式觸摸芯片。 特點和優(yōu)勢： ? 可通過觸摸實現各種邏輯功能控制,操作簡單、方便實用 ? 可在有介質（如玻璃、亞克力、塑料、陶瓷等）隔離保護的情況下實現觸摸功能，安全性高。 ? 應用電壓范圍寬，可在 2.4~5.5V 之間任意選擇 ? 應用電路簡單，外圍器件少，加工方便，成本低 ? 低待機工作電流（沒有負載） @VDD=3.3V，典型值 4uA，最大值 8uA。@VDD=5.0V，典型值 8uA，最大值 16Ua ? 專用管腳接外部電容（1nF-47nF）調靈敏度 ? 抗電源干擾及手機干擾特性好。EFT 可以達到±2KV 以上；近距離、多角度手機干擾情況下， 觸摸響應靈敏度及可靠性不受影響。 ? 上電后的初始輸出狀態(tài)由上電前 AHLB 的輸入狀態(tài)決定。AHLB 管腳接 VDD（高電平）或者懸空上電，上電后SO 輸出高電平；AHLB 管腳接 GND（低電平）上電，上電后SO輸出低電平。?按住 TI，對應 SO的輸出狀態(tài)翻轉；松開后回復初始狀態(tài) ? 上電后約為0.25秒的穩(wěn)定時間，此期間內不要觸摸檢測點，此時所有功能都被禁止 ? 自動校準功能剛上電的4秒內約62.5毫秒刷新一次參考值，若在上電后的4秒內有觸摸按鍵或4秒后仍未觸摸按鍵，則重新校準周期切換時間約為1秒 ? 4S無觸摸進入待機模式 ————————————————— 標準觸控IC-電池供電系列： VKD223EB --- 工作電壓/電流：2.0V-5.5V/5uA-3V 感應通道數：1 通訊界面 最長回應時間快速模式60mS，低功耗模式220ms 封裝：SOT23-6 VKD223B --- 工作電壓/電流：2.0V-5.5V/5uA-3V 感應通道數：1 通訊界面 最長回應時間快速模式60mS，低功耗模式220ms 封裝：SOT23-6 VKD233DB --- 工作電壓/電流：2.4V-5.5V/2.5uA-3V 1感應按鍵 封裝：SOT23-6 通訊界面：直接輸出，鎖存(toggle)輸出 低功耗模式電流2.5uA-3V VKD233DH ---工作電壓/電流：2.4V-5.5V/2.5uA-3V 1感應按鍵 封裝：SOT23-6 通訊界面：直接輸出，鎖存(toggle)輸出 有效鍵最長時間檢測16S VKD233DS --- 工作電壓/電流：2.4V-5.5V/2.5uA-3V 1感應按鍵 封裝：DFN6（2*2超小封裝） 通訊界面：直接輸出，鎖存(toggle)輸出 低功耗模式電流2.5uA-3V VKD233DR --- 工作電壓/電流：2.4V-5.5V/1.5uA-3V 1感應按鍵 封裝：DFN6（2*2超小封裝） 通訊界面：直接輸出，鎖存(toggle)輸出 低功耗模式電流1.5uA-3V VKD233DG --- 工作電壓/電流：2.4V-5.5V/2.5uA-3V 1感應按鍵 封裝：DFN6（2*2超小封裝） 通訊界面：直接輸出，鎖存(toggle)輸出 低功耗模式電流2.5uA-3V VKD233DQ --- 工作電壓/電流：2.4V-5.5V/5uA-3V 1感應按鍵 封裝：SOT23-6 通訊界面：直接輸出，鎖存(toggle)輸出 低功耗模式電流5uA-3V VKD233DM --- 工作電壓/電流：2.4V-5.5V/5uA-3V 1感應按鍵 封裝：SOT23-6 （開漏輸出） 通訊界面：開漏輸出，鎖存(toggle)輸出 低功耗模式電流5uA-3V VKD232C --- 工作電壓/電流：2.4V-5.5V/2.5uA-3V 感應通道數：2 封裝：SOT23-6 通訊界面：直接輸出，低電平有效 固定為多鍵輸出模式，內建穩(wěn)壓電路 MTP觸摸IC——VK36N系列抗電源輻射及手機干擾： VK3601L --- 工作電壓/電流：2.4V-5.5V/4UA-3V3 感應通道數：1 1對1直接輸出 待機電流小，抗電源及手機干擾，可通過CAP調節(jié)靈敏 封裝：SOT23-6 VK36N1D --- 工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：1 1對1直接輸出 觸摸積水仍可操作，抗電源及手機干擾，可通過CAP調節(jié)靈敏封裝：SOT23-6 VK36N2P --- 工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：2 脈沖輸出 觸摸積水仍可操作，抗電源及手機干擾，可通過CAP調節(jié)靈敏封裝：SOT23-6 VK3602XS ---工作電壓/電流：2.4V-5.5V/60UA-3V 感應通道數：2 2對2鎖存輸出 低功耗模式電流8uA-3V，抗電源輻射干擾，寬供電電壓 封裝：SOP8 VK3602K --- 工作電壓/電流：2.4V-5.5V/60UA-3V 感應通道數：2 2對2直接輸出 低功耗模式電流8uA-3V，抗電源輻射干擾，寬供電電壓 封裝：SOP8 VK36N2D --- 工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：2 1對1直接輸出 觸摸積水仍可操作，抗電源及手機干擾，可通過CAP調節(jié)靈敏封裝：SOP8 VK36N3BT ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：3 BCD碼鎖存輸出 觸摸積水仍可操作，抗電源及手機干擾，可通過CAP調節(jié)靈敏 封裝：SOP8 VK36N3BD ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：3 BCD碼直接輸出 觸摸積水仍可操作，抗電源及手機干擾，可通過CAP調節(jié)靈敏 封裝：SOP8 VK36N3BO ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：3 BCD碼開漏輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP8/DFN8（超小超薄體積） VK36N3D --- 工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：3 1對1直接輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N4B ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：4 BCD輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N4I---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：4 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N5D ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：5 1對1直接輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N5B ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：5 BCD輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N5I ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：5 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N6D --- 工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：6 1對1直接輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N6B ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：6 BCD輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N6I ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：6 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N7B ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：7 BCD輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N7I ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：7 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N8B ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：8 BCD輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N8I ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：8 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N9I ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：9 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N10I ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：10 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） 1-8點高靈敏度液體水位檢測IC——VK36W系列 VK36W1D ---工作電壓/電流：2.2V-5.5V/10UA-3V3 1對1直接輸出 水位檢測通道：1 可用于不同壁厚和不同水質水位檢測，抗電源/手機干擾封裝：SOT23-6 備注：1. 開漏輸出低電平有效 2、適合需要抗干擾性好的應用 VK36W2D ---工作電壓/電流：2.2V-5.5V/10UA-3V3 1對1直接輸出 水位檢測通道：2 可用于不同壁厚和不同水質水位檢測，抗電源/手機干擾封裝：SOP8 備注：1. 1對1直接輸出 2、輸出模式/輸出電平可通過IO選擇 VK36W4D ---工作電壓/電流：2.2V-5.5V/10UA-3V3 1對1直接輸出 水位檢測通道：4 可用于不同壁厚和不同水質水位檢測，抗電源/手機干擾封裝：SOP16/DFN16 備注：1. 1對1直接輸出 2、輸出模式/輸出電平可通過IO選擇 VK36W6D ---工作電壓/電流：2.2V-5.5V/10UA-3V3 1對1直接輸出 水位檢測通道：6 可用于不同壁厚和不同水質水位檢測，抗電源/手機干擾封裝：SOP16/DFN16 備注：1. 1對1直接輸出 2、輸出模式/輸出電平可通過IO選擇 VK36W8I ---工作電壓/電流：2.2V-5.5V/10UA-3V3 I2C輸出 水位檢測通道：8 可用于不同壁厚和不同水質水位檢測，抗電源/手機干擾封裝：SOP16/DFN16 備注：1. IIC+INT輸出 2、輸出模式/輸出電平可通過IO選擇 KPP878
標簽： 3603 VK 腳位 電源供電 電子秤 觸摸檢測 芯片
上傳時間： 2022-04-14
上傳用戶：shubashushi66
Codewarrior安裝與BDM驅動安裝CodeWarrior的最新版可以在Freescale的官方網站下載到pecial Editions為免費版，有30K代碼限制等一系列限制，但不會影響使用。Evaluation Editions為評估版，全功能使用，有使用時間限制（30天）安裝哪個版本都可以，安裝后只要替換license.dat文件就可以。有的人在Windows7下安裝后運行會產生問題，可以先安裝Visual Studio，再安裝CodeWarrior就沒問題了（我是這么安裝的，從來沒遇到問題）。下面以Evaluation Editions為例，安裝環(huán)境為Windows7英文版：到此為止，編程環(huán)境建立完畢。下面安裝BDM驅動：使用TBDML無需安裝其他驅動，直接用就行。使用USBDM需要安裝額外的鏈接庫和USB驅動：1，解壓文件夾USBDM-WIN43-4-6a.zip：（版本號：4.6）2，將USBDM插入電腦，無法自動識別安裝驅動，打開硬件管理器
標簽： codewarrior bdm驅動
上傳時間： 2022-06-19
上傳用戶：trh505
本次提供下載的 Altium Designer 22.5.1 - Build 42 僅用于學習使用。 Altium Designer 22.5.1 - Build 42 文件較大，所以存放在百度網盤中，本下載提供了 Altium Designer 22.5.1 - Build 42 的下載鏈接及提取密碼，長期有效。 - 下載的 Altium Designer 22.5.1 - Build 42 經安裝測試穩(wěn)定可用 。 - 個人覺得每一個大版本中的最后一次更新，才是最完美的版本，此次更新的 Altium Designer 22.5.1 - Build 42 在2022年06月13日之前為AD22系列的最新版，并不是AD22 系列中的最后一個版本，所以現在要嘗新的朋友們趕快來下載學習研究吧！~~ -Altium Designer軟件功能 1、強勁的設計規(guī)則驅動 通過設計規(guī)則，您可以定義設計要求，這些設計要求共同涵蓋設計的各個方面。 2、智能元器件擺放 使用Altium Designer中的直觀對齊系統可快速將對象捕捉到與附近對象的邊界或焊盤相對齊的位置。 在遵守您的設計規(guī)則的同時，將元件推入狹窄的空間。 3、交互式布線 使用Altium Designer的高級布線引擎，在很短的時間內設計出最高質量的PCB布局布線，包括幾個強大的布線選項，如環(huán)繞，推擠，環(huán)抱并推擠，忽略障礙，以及差分對布線。 4、原生3D PCB設計 使用Altium Designer中的高級3D引擎，以原生3D實現清晰可視化并與您的設計進行實時交互。 5、高速設計 利用您首選的存儲器拓撲結構，為特定應用快速創(chuàng)建和設計復雜的高速信號類，并輕松優(yōu)化您的關鍵信號。Altium Designer軟件特色 1、焊盤/通過熱連接——即時更改焊盤和過孔的熱連接樣式。 2、Draftsman——Draftsman的改進功能使您可以更輕松地創(chuàng)建PCB制造和裝配圖紙。 3、無限的機械層——沒有圖層限制，完全按照您的要求組織您的設計。 4、Stackup Materials Library——探索Altium Designer如何輕松定義圖層堆棧中的材質。 5、路由跟隨模式——了解如何通過遵循電路板的輪廓輕松布置剛性和柔性設計。 6、組件回收——移動板上的組件而不必重新路由它們。 7、高級層堆棧管理器——圖層堆棧管理器已經完全更新和重新設計，包括阻抗計算，材料庫等。 8、Stackup Impedance Profiles Manager——管理帶狀線，微帶線，單個或差分對的多個阻抗曲線。 9、實時跟蹤更正——Altium Designer路由引擎在路由時主動停止銳角的創(chuàng)建，以及不必要的循環(huán)。 10、差分對光澤——無論您是進入還是離開打擊墊，或只是在電路板上的障礙物周圍導航，Altium Designer都可確保將差分對耦合在一起。
標簽： Altium Designer
上傳時間： 2022-06-20
上傳用戶：canderile
Altium Designer Summer 09的發(fā)布延續(xù)了連續(xù)不斷的新特性和新技術的應用過程。這必將幫助用戶更輕松地創(chuàng)建下一代電子設計。同時，我們將令Altium Designer更符合電子設計師的要求。Altium的一體化設計結構將硬件、軟件和可編程硬件集合在一個單一的環(huán)境中，這將令用戶自由地探索新的設計構想。在整個設計構成中，每個人都使用同一個設計界面。 Summer 09版本解決了大量歷史遺留的工具問題。其中就包括了增加更多的機械層設置、增強的原理圖網絡類定義。新版本中更關注于改進測試點的分配和管理、精簡嵌入式軟件開發(fā)、軟設計中智能化調試和流暢的License管理等功能。我們?yōu)檫@個版本發(fā)布的新特性和新功能的作用感到高興，我們非常相信這些新的特性和技術也將令您激動不已!電路板設計增強了圖形化DRC違規(guī)顯示Summer 09版本改進了在線實時及批量DRC檢測中顯示的傳統違規(guī)的圖形化信息，其含蓋了主要的設計規(guī)則。 利用與一個可定義的指示違規(guī)信息的掩蓋圖形的合成，用戶現在已經可以更靈活的解決出現在設計中的DRC錯誤。用戶自定制PCB布線網絡顏色Summer09版本允許用戶在PCB文件中自定義布線網絡顯示的顏色。現在，用戶完全可以使用一種指定的顏色替代常用當前板層顏色作為布線網絡顯示的顏色。并將該特性延伸到圖形迭層模式，進一步增強了PCB的可視化特性。PCB板機械層設定增加到32層Altium Designer Summer 09版本為板級設計新增了16個機械層定義，使總的機械層定義達到32層。提升了PCB向Specctra導出數據的兼容性3D單層顯示模式改進了測試點管理系統改進了DirectX圖形重建速度在Altium Designer Summer09的PCB應用中增強了DirectX圖形引擎的功能，直接關系到圖形重建的速度。由于圖形重構是不常用到的，如果不是非常必要，將不再執(zhí)行重構的操作；同時也優(yōu)化了DirectX數據填充特性。經過測試，Summer09將在原版本的基礎上提升20%的圖形處理性能。前端設計按區(qū)域定義原理圖網絡類功能Altium Designer現在可以允許用戶使用網絡類標簽功能在原理圖設計中將所涵蓋的每條信號線納入到自定義網絡類之中。當從原理圖創(chuàng)建PCB時，就可以將自定義的網絡類引入到PCB規(guī)則。使用這種方式定義網絡的分配，將不再需要擔心耗費時間、原理圖中網絡定義的混亂等問題。Summer09版本將提供更加流暢、高效和整齊的網絡類定義的新模式。裝配變量和板級元件標號的圖形編輯功能Altium Designer Summer 09版本提供了裝配變量和板級元件標號的圖形編輯功能。在編譯后的原理圖源文件中就可以了解裝配變量和修改板級元件標號，這個新的特性將令你從設計的源頭就可以快速、高效的完成設計的變更；對于裝配變量和板級元件標號變更操作，更重要的是這將提供一種更快速、更直觀的變通方法。軟設計支持C++高級語法格式的軟件開發(fā)由于軟件開發(fā)技術的進步，使用更高級、更抽象的軟件開發(fā)語言和工具已經成為必然。從機器語言到匯編語言，再到過程化語言和面向對象的語言。Altium Designer Summer09版本現在可以支持C++軟件開發(fā)語言（一種更高級的語言），包括軟件的編譯和調試功能。基于Wishbone協議的探針儀器Altium Designer Summer 09新增了一款基于Wishbone協議的探針儀器（WB_PROBE）。該儀器是一個Wishbone主端元件，因此允許用戶利用探針儀器與Wishbone總線相連去探測兼容Wishbone協議的從設備。通過實時運行的調試面板，用戶就可以觀察和修改外設的內部寄存器內容、存儲器件的內存數據區(qū)，省卻了調用處理器儀器或底層調試器。對于無處理器的系統調試尤為重要。為FPGA儀器編寫腳本Altium Designer已經為用戶提供了一種可定制虛擬儀器的功能，在新的版本中您還將看到Altium新增了一種在FPGA內利用腳本編程實現可定制虛擬儀器的功能。該功能將為用戶提供一種更直觀、界面更友好的腳本應用模式增強的存儲單元管理器支持多軟件平臺知識庫新的FPGA外設內核元件新的FPGA可配置通用元件虛擬存儲儀器在Altium Designer Summer 09版本中，用戶將看到一種全新的虛擬存儲儀器（MEMORY_INSTRUMENT）。 就在虛擬儀器內部，其就可提供一個可配置存儲單元區(qū)。利用這個功能可以實現從其它邏輯器件、相連的PC和虛擬儀器面板中觀察和修改存儲區(qū)數據。系統級設計按需模式的License管理系統（On-Demand ）Altium Designer Summer 09版本中增加了基于WEB協議和按需License的模式。利用客戶賬號訪問Altium客戶服務器，無須變更License文件或重新激活License，基于WEB協議的按需License管理器就可以允許一個License被用于任一一臺計算機。就好比一個全球化浮動License，而無需建立用戶自己的License服務器。可瀏覽的License管理和報表全新的主頁Altium Labs私有的License服務模式在外部Web頁面內打開網絡鏈接增強了供應商數據Altium Designer Summer 09版本中新增了兩個元器件供應商信息的實時數據連接，這兩個供應商分別為 Newark 和 Farnell 。通過供應商數據查找面板內的供應商條目，用戶現在可以向目標元件庫（SchLib, DbLib, SVNDbLib）或原理圖內的元器件中導入元器件的參數、數據手冊鏈接信息、元器件價格和庫存信息等。另外，用戶還可以在目標庫內從供應商條目中直接創(chuàng)建一個新的元器件。
上傳時間： 2022-07-22
上傳用戶：canderile
Altium Designer 10 提供了一個強大的高集成度的板級設計發(fā)布過程，它可以驗證并將您的設計和制造數據進行打包，這些操作只需一鍵完成，從而避免了人為交互中可能出現的錯誤。發(fā)布管理系統簡化規(guī)范了發(fā)布您的設計項目的流程，或者更具體地說，是那些項目中定義的配置， 直觀，簡潔而且穩(wěn)定。更重要的是，該系統可以被直接鏈接到您的后臺版本控制系統。 新增的強大的預發(fā)布驗證手段的組合 - 用以確保所有包含在發(fā)布中的設計文件都是當前的，與存儲在您的版本控制系統中的相應的文件“主人”保持同步的文件，并且通過了所有特定的規(guī)則檢查（ERC, DRC, 等等) – 從而您可以在更高層面上控制發(fā)布管理，并可保證卓越的發(fā)布質量。亮點 ● 提供了將設計數據管理置于設計流程核心地位的全新桌面平臺● 提供了新的維度，以供器件數據的搜尋和管理，確保輸出到制造廠的設計數據具有準確性和可重復性● 為設計環(huán)境提供供應鏈信息的智能鏈接，確保對元器件的使用有更好的選擇● 提供了涵蓋整個設計與生產生命周期的器件數據管理方案，而結構性的輸出流程更是確保了輸出信息的完整性R10 系列的增強功能包括：輸出Output Job編輯器、內電層分割加速改善、彈出式的多邊形鋪銅管理器、AtmelQTouch支持、自定制的笛卡爾直角和極坐標柵格、Aldec HDL 仿真功能、實現比使用指針更多的GUI增強，以及隨著Altium Designer10臨近發(fā)布日前，我們將構建其中的更多酷炫功能。而且，其平臺穩(wěn)定性也得到了增強。新功能與過去以季節(jié)性主題（如Winter09，Summer09）來命名的方案不同，而是采用新型的平實的編號形式來為新的發(fā)布版本進行命名。最新發(fā)布的Altium Designer - Release 10 將繼續(xù)保持不斷插入新的功能和技術的過程，使得您可以更方便輕松地創(chuàng)建您的下一代電子產品設計。 Altium 的統一的設計架構以將硬件，軟件和可編程硬件等等集成到一個單一的應用程序中而聞名。它可讓您在一個項目內，甚或是整個團隊里自由地探索和開發(fā)新的設計創(chuàng)意和設計思想，團隊中的每個人都擁有對于整個設計過程的統一的設計視圖。在軟件解決方案的開發(fā)過程中，偶爾腦子里會跳出不斷進化的創(chuàng)意，跳出的每一個創(chuàng)意都在它能做么，并且能給用戶帶來什么好處方面，帶領軟件的解決方案到一個更高的臺階。Release 10 的到來是對于Altium Designer的又一個進化跳躍 – 是軟件及其功能上的世代性的交替和革新，如果您愿意縱向追溯，其規(guī)模DXP平臺推出以來，從未見過的以單一的統一模式交付的設計經驗。 此次飛躍的亮點是收集了大量令人印象深刻而廣泛全面的新技術，旨在不但幫助進化您管理您的設計信息的方式，而且還幫助您自動配置發(fā)布程。AD10 與Altium Vault Server -- 來自Altium的另一解決方案 -- 提供了一個設計數據管理系統，它可以有效地識別并解決許多導致設計，發(fā)布和制造等進程緩慢的各種問題。它是一種非常具有創(chuàng)造性和革命性的智能數據管理系統。該數據管理解決方案的重要組成部分是一個元器件管理系統。該元器件管理系統提供了真正的生命周期追蹤功能和器件檢驗的獨立性。 Altium Designer 10 提供了一個強大的高集成度的板級設計發(fā)布過程，它可以驗證并將您的設計和制造數據進行打包，這些操作只需一鍵完成，從而避免了人為交互中可能出現的誤差。發(fā)布管理系統簡化規(guī)范了發(fā)布您的設計項目的流程，或者更具體地說，是那些項目中定義的配置， 直觀，簡潔而且穩(wěn)定。更重要的是，該系統可以被直接鏈接到您的后臺版本控制系統。 新增的強大的預發(fā)布驗證手段的組合 - 用以確保所有包含在發(fā)布中的設計文件都是當前的，與存儲在您的版本控制系統中的相應的文件“主人”保持同步的文件，并且通過了所有特定的規(guī)則檢查（ERC, DRC, 等等) – 從而您可以在更高層面上控制發(fā)布管理，并可保證卓越的發(fā)布質量。通過AD10，您可以利用完整的生命周期（從概念和設計，經由原型和產品，到折舊和廢棄 ）來開發(fā)并管理您的電子產品，關于所有這些操作的正確性您都有足夠的信心。我們很高興能帶給您這些富有靈感的新技術，和很多其他新功能一起，我們開發(fā)了這個發(fā)布系統并且得到了很多正面的反應，我們相信您也會很興奮！通過全新的安裝和內容交付系統，以及Altium Subscrption 訂戶計劃可讓您訪問那些酷炫的新功能，并且隨時保持更新。以可選擇的插件方式交付各種功能模塊，您再也不需要為下一個主體（或附體）發(fā)布而等待。相反，如果您愿意，您可以通過一個內容流水線 持續(xù)不斷地從Altium獲得最新的技術和解決方案的更新。Altium Designer 10 – ---所有一切將從這里開始。設計數據和發(fā)布管理設計數據管理系統Altium Designer 的統一平臺 – 用一個統一的數據模型來代表所設計的系統 – 已被有效地運用，而且已有效地解決了在確保不斷增長的產品性能增強和革新的要求的同時，提供更高的數據完整性的問題。其結果是一個設計數據管理模式的執(zhí)行，允許關于設計世界和最終負責構建實際產品的供應鏈這二者之間的鏈接進行正式的定義。統一的數據模型會將設計數據映射到供應鏈將實際構建的特定的產品條目（裸裝配板）。有了這種模型，并且配以各種功能和技術的廣泛支持，該軟件可使您輕松無痛苦地，流線式地，自動地傳遞來自設計領域的數據到產品領域 – 以高集成度的，直觀的方式一鍵生成數據的輸出。板級實現導出到 Ansoft HFSS?Updated in Beta 4對于那些需要用到RF和幾G頻率數字信號的PCB設計，您現在可以直接從PCB編輯器導出您的PCB文檔到一個 Ansoft Neutral文件格式，這種格式可以被直接導入并使用 Ansys' ANSOFT HFSS? 3D Full-wave Electromagnetic Field Simulation軟件來進行仿真。 Ansoft 與Altium合作提供了在PCB設計以及其電磁場分析方面的高質量協作能力。導出到 SiSoft Quantum-SI?Altium Designer 的 PCB編輯器支持保存PCB設計時同時包括詳細的層棧信息以及過孔和焊盤的幾何信息，并保存為CSV文件，該文件可用于 SiSoft 的 Quantum-SI 系列信號完整性分析軟件工具。 SiSoft 與 Altium 合作特別為Altium Designer的用戶提供了最理想的 Quantum-SI 可接受的導入格式。PCB 3D 視頻為了提供對于您的PCB板的更為生動和更為有用的文檔， Altium Designer 的 Release 10 提供了生成PCB 3D視頻文檔的功能。 從您的主管那邊所看到的PCB 3D視頻的內容，就是簡單的一系列關于您的PCB板3維畫面的快照截圖，類似于關鍵幀。對于這一系列按順序排列的每一個后來的畫面關鍵幀，您都可以調整其縮放程度，平移或者旋轉，調整這些所有相對之前的關鍵幀的設置。輸出時，畫面幀的順序采用強大的多媒體發(fā)布器導出為視頻格式 – 一個可配置的輸出媒介被單獨添加到 Release 10 以用于生成PCB 3D 視頻。 其結果就是一系列畫面幀按順序平滑地內插到關鍵幀系列。統一的光標捕獲系統Altium Designer 的 PCB編輯器已經有了很好的柵格定義系統 – 通過可視柵格，捕獲柵格，元件柵格和電氣柵格等等都可以幫助您有效地放置您的設計對象到PCB文檔。隨著Altium Designer 10 的發(fā)布，該系統已休整而且隨著統一的光標捕獲系統的到來達到一個新的水平。該系統匯集了三個不同的子系統，共同驅動并達到將光標捕獲到最優(yōu)選的坐標集：用戶可定義的柵格，直角坐標和極坐標之間可按照喜好選擇；捕獲柵格，它可以自由地放置并提供隨時可見的對于對象排列進行參考的線索；以及增強的對象捕捉點，使得放置對象的時候自動定位光標到基于對象熱點的位置。按照您覺得合適的方式，使用這些功能的組合， 可確保您輕松地搞定在PCB工作區(qū)放置和排列您的對象！PCB 中類的結構在將設計從原理圖轉移到PCB的時候，Altium Designer中已經提供了對于高質量，穩(wěn)定的類（器件類和網絡類）創(chuàng)建功能的支持。Release 10 將這種支持提升到一個新的水平，可以在PCB文檔中定義生成類的層次結構。從本質上講，這使得您可以按照圖紙層次將元件或網絡類組合到從那張圖紙生成的一個母類，而這個母類本身也可以是它上面的一個母類的子類，如此一路到您的設計中的頂層圖紙。而頂層生成的母類（或叫特級類）從本質上來講即是類的結構層次的源頭。這些所有生成的母類都被稱為結構類。結構類，不僅允許在PCB領域中對原理圖文檔結構進行繁衍和高級導航 ，而且也可用于邏輯查詢，例如，設計規(guī)則的范圍，或者設置條件進行過濾查找。設計協作喜歡進行協同PCB設計，多個設計師可以同一時間對同一電路板進行工作，然后把他們的結果合并在一起的想法？ Release 10 帶來了真正的PCB設計過程中的協作。通過新的協作，比較和合并面板您會了解你的PCB板當前的狀態(tài)，與您的協作同伴的結果進行比較。點擊面板上的命令來顯示差異，然后使用差異映射圖得到關于誰在板上做了些什么的整體視圖。在映射圖中進行點擊以所放到您感興趣的區(qū)域，然后在工作區(qū)中使用右鍵單擊命令來保留您的更改，或拖拽其他人所做的更改到您的PCB板。甚至還有一個自動命令，可以自動集成所有的與您的板子的當前版本不相沖突的更改 ，并且?guī)泶罅縼碜云渌O計師的布線成果。當您一切準備就緒，可以將更新保存下來，并提交回儲存庫。每個設計師還可以定義工作區(qū)域，確保每個人都知道其他人在哪一塊工作，以及不能在哪一塊工作。對于 Atmel Touch Controls 的支持隨便看一下如今任何最新的電子產品，您也許會發(fā)現一個很酷的用戶界面 - 如按鈕，滑條和滾輪等等觸摸感應控制塊。為了適應您的電子產品中對這種控制塊的使用，Altium Designer 10 提供了在您的PCB中創(chuàng)建平面電容性的傳感器模式的支持，用于 Atmel? QTouch? 和QMatrix? 傳感器控制器。增強的多邊形鋪銅管理器Altium Designer 的Release 10 中的多邊形鋪銅管理器 對話框提供了更強大的功能性增強，提供了關于管理您的PCB板中所有多邊形鋪銅的附加功能。這些附加功能包括創(chuàng)建新的多邊形鋪銅，訪問對話框的相關屬性和多邊形鋪銅刪除，等等都可以在這里進行操作 --- 全面地豐富了多邊形鋪銅管理器對話框的內容，并將多邊形鋪銅管理整體功能帶到新的高度！為使設計師們成功協作的重要工具，是使得設計師們能夠圖形化地比較他們的工作成果，然后合并以保留任何他們認為合適的更改。但對于庫方面的協作呢？ Altium Designer 已經提供了在某一時間更新PCB到庫元件的最新版本的功能，但Release 10 包含了一個功能強大，可視化比較的工具，以協助PCB設計師在更新和改變控制流程方面的工作。
上傳時間： 2022-07-22
上傳用戶：canderile
CPU:MSP430系列單片機的CPU和通用微處理器基本相同，只是在設計上采用了面向控制的結構和指令系統。MSP430的內核CPU結構是按照精簡指令集和高透明的宗旨而設計的，使用的指令有硬件執(zhí)行的內核指令和基于現有硬件結構的仿真指令。這樣可以提高指令執(zhí)行速度和效率，增強了MSP430的實時處理能力。存儲器：存儲程序、數據以及外圍模塊的運行控制信息。有程序存儲器和數據存儲器。對程序存儲器訪問總是以字形式取得代碼，而對數據可以用字或字節(jié)方式訪問。其中MSP430各系列單片機的程序存儲器有ROM、OTP、EPROM和FLASH型。外圍模塊：經過MAB、MDB、中斷服務及請求線與CPU相連。MSP430不同系列產品所包含外圍模塊的種類及數目可能不同。它們分別是以下一些外圍模塊的組合：時鐘模塊、看門狗、定時器A、定時器B、比較器A、串口0、1、硬件乘法器、液晶驅動器、模數轉換、數模轉換、端口、基本定時器、DMA控制器等。
上傳時間： 2022-07-28
上傳用戶：slq1234567890
嵌入式系統在眾多工業(yè)領域扮演著越來越重要的角色，但是因嵌入式系統的資源受限緣故，導致在嵌入式系統上很難實現復雜計算算法。此外，當前嵌入式系統設計階段和實現階段的分離現狀，致使嵌入式系統開發(fā)耗時且昂貴。為解決這些問題，本書提出了一種低成本、可重復使用且可重構的嵌入式系統設計與實現集成開發(fā)環(huán)境。為了減少成本，該集成環(huán)境全部是采用自由和開放源代碼軟件，如Linux操作系統和Scilab計算平臺等。 本文主要包括以下內容： 1、構建嵌入式Linux開發(fā)環(huán)境及移植相關軟件包到嵌入式ARM平臺，首先詳細的描述了如何使用Buildroot工具包制作交叉編譯器，并描述Minicom、TFTP和NFS等嵌入式開發(fā)相關工具，最后詳細的描述了如何移植嵌入式圖形用戶界面TinyX和嵌入式窗口管理器JWM。 2、構建Scilab-EMB嵌入式計算平臺，首先介紹了數值計算軟件Scilab，然后詳細的描述了如何在ARM系統上實現Scilab-EMB嵌入式計算平臺。 3、開發(fā)Scilab數據采集工具包，實現Scilab與底層設備通訊，該工具包PC版和ARM版均支持串口和以太網接口，且均支持Modbus現場總線。PC版額外支持OPC協議。 4、基于Scilab構建虛擬控制實驗室，驗證該平臺的可行性及性能。 本文創(chuàng)新點： 1、國內外率先提出了一種新的以Scilab為核心的嵌入式計算平臺方案，并在國內外首次實現了Scilab到ARM平臺的移植； 2、開發(fā)了Scilab-DAQ數據采集工具包，有效的實現了Scilab與底層設備的通訊。 通過虛擬實驗室的建立，驗證了該嵌入式控制平臺能夠勝任多種復雜算法。 該嵌入式計算平臺解決方案和Scilab-DAQ數據采集工具包已經受到國內外同行的關注，并被多家科研機構、學校和公司所采納和使用。
標簽： Scilab-EMB ARM-Linux 嵌入式 計算
上傳時間： 2013-05-30
上傳用戶：acon
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態(tài)機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發(fā)系統中的VHDL語言和電路圖相結合的設計方法建立了循環(huán)糾錯碼基核單元的可重構模型,進行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
