麻豆av一区二区三区,欧美日韩亚洲系列,日韩精品极品在线观看

邏輯分析

模擬電路的計算機分析與設計——Pspice程序應用-96頁-3.0M.pdf

專輯類-可編程邏輯器件相關專輯-96冊-1.77G 模擬電路的計算機分析與設計——Pspice程序應用-96頁-3.0M.pdf

標簽： Pspice 3.0 96

上傳時間： 2013-07-12

上傳用戶：y307115118
基于MATLAB的系統分析與設計-時頻分析-250頁-6.4M.pdf

專輯類-可編程邏輯器件相關專輯-96冊-1.77G 基于MATLAB的系統分析與設計-時頻分析-250頁-6.4M.pdf

標簽： MATLAB 250 6.4

上傳時間： 2013-07-09

上傳用戶：zyt
電力電子裝置計算機輔助分析方法的研究及實現.rar

隨著電力電子技術的迅速發展和推廣應用，利用計算機仿真對電力電子電路進行分析和研究得到了日益廣泛的重視。盡管目前一些仿真軟件都有比較強大的功能，可以利用它們來完成某些電力電子裝置的某些分析工作，但是由于器件模型的限制和電力電子裝置負載的復雜性，使得這些軟件并不能完成對于電力電子裝置所要進行的所有分析要求，特別是當其被用于電力電子裝置故障運行的仿真。針對上述問題，本論文在研究器件建模方法和裝置仿真方法的基礎上，運用C++語言開發了一個可專門用于電力電子裝置仿真分析的程序。本課題首先對于各種電力電子器件進行建模。在對各種元器件特性深入研究的基礎上利用已知的電路原理和建模方法，抓住各具體電力電子器件的主要特征，建立其電路及邏輯仿真模型。由于本論文中研究的是電力電子裝置作為一個整體的特性，所以在對器件電路模型的建模過程采用高層次的電路模型，即理想開關模型和雙極性電阻模型。器件的邏輯模型則是通過皮特里網絡來實現，根據仿真的目的可建立不同精細程度的邏輯模型。因為器件邏輯模型的建模過程中采取的逐步細化的原則與面向對象程序設計中自頂而下，逐步求精的思想不謀而合，所以在仿真程序中采用C++語言對所建立的器件模型進行描述。針對電力電子裝置的非線性，病態特性和其負載的復雜性，使用階段仿真的思想進行程序設計。確定了仿真程序的總體結構，并實現了程序的模塊化設計。利用通用的狀態變化檢測模塊和兼容性檢測模塊在程序中確定電路結構發生變化的精確時刻，它們獨立于具體的電路結構。狀態方程模塊和輸出方程模塊雖然與具體的電路結構相關，但是亦可將其設計為模塊的形式，針對不同的電路結構僅需改變模塊中對于狀態方程和輸出方程的描述。鑒于數值計算方法對于仿真結果的重要性，本論文中討論了幾種數值積分方法的特點及適用范圍，并在程序用編寫了幾種常用的算法，以供用戶選擇。通過對于瓦格納斬波器、三相全控整流橋和三相半控整流橋的仿真驗證仿真程序的正確性和實用性。

標簽： 電力電子裝置分法的研究

上傳時間： 2013-07-16

上傳用戶：bhqrd30
SATA協議分析及其FPGA實現.rar

并行總線PATA從設計至今已快20年歷史，如今它的缺陷已經嚴重阻礙了系統性能的進一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點對點方式進行數據傳輸，內置數據/命令校驗單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領域廣泛應用，但國內尚無獨立研發的面向FPGA的SATAIP CORE，在這樣的條件下設計面向FPGA應用的SATA IP CORE具有重要的意義。本論文對協議進行了詳細的分析，建立了SATA IP CORE的層次結構，將設備端SATA IP CORE劃分成應用層、傳輸層、鏈路層和物理層；介紹了實現該IPCORE所選擇的開發工具、開發語言和所選用的芯片；在此基礎上著重闡述協議IP CORE的設計，并對各個部分的設計予以分別闡述，并編碼實現；最后進行綜合和測試。采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現了1.5Gbps的串行傳輸鏈路；設計滿足協議需求、適合FPGA設計的并行結構，實現了多狀態機的協同工作：在高速設計中，使用了流水線方法進行并行設計，以提高速度，考慮到系統不同部分復雜度的不同，設計采用部分流水線結構；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調試與測試，使得調試工作方便快捷、測試數據準確；嚴格按照SATA1.0a協議實現了SATA設備端IP CORE的設計。最終測試數據表明，本論文設計的基于FPGA的SATA IP CORE滿足協議需求。設計中的SATA IP CORE具有使用方便、集成度高、成本低等優點，在固態電子硬盤SSD(Solid-State Disk)開發中應用本設計，將使開發變得方便快捷，更能夠適應市場需求。

標簽： SATA FPGA 協議分析

上傳時間： 2013-06-21

上傳用戶：xzt
基于FPGA的PCI總線接口橋接邏輯設計.rar

隨著信息技術的發展，數字信號的采集與處理在科學研究、工業生產、航空航天、醫療衛生等部門得到越來越廣泛的應用，這些應用中對數字信號的傳輸速度提出了比較高的要求。傳統的基于ISA總線的信號傳輸效率低，嚴重制約著系統性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協議規范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現方案，支持PCI突發訪問方式，突發長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統速度可以達到80MHz，取得了良好的效果。基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉換模塊、數據緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現方法，著重分析了PCI接口模塊的數據傳輸方式，采用模塊化的方法設計了內部控制邏輯，并進行了相關的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現其功能，因此設備驅動程序的設計是一個重要部分，論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發設備驅動程序的工具以及開發系統實際硬件的設備驅動程序時的一些關鍵技術。本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術，對PCI數據采集卡進行了整體方案的設計。該系統采用Altera公司的cyclone Ⅱ系列FPGA實現。

標簽： FPGA PCI 總線接口

上傳時間： 2013-07-24

上傳用戶：ca05991270
基于FPGA組的ASIC邏輯驗證技術研究

隨著ASIC設計規模的增長，功能驗證已成為整個開發周期的瓶頸。傳統的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求，基于FPGA組的原型驗證方法能有效縮短系統的開發周期，可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規模的增長，單芯片已無法容納整個設計，所以常常需要對設計進行邏輯分割，將子邏輯塊映射到FPGA陣列中。本文對邏輯驗證系統的可配置互連結構和ASIC邏輯分割算法進行了深入的研究，提出了FPGA陣列的非對稱可配置互連結構。與現有的對稱互連結構相比，該結構能提供更多的互連通道，可實現對I/O數量、電平類型和互連路徑的靈活配置。本文對邏輯分割算法進行了較深入的研究。針對現有的兩類分割算法存在的不足，提出并實現了基于設計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導邏輯分割過程，避免了設計分割過程的盲目性，簡化了邏輯分割過程。本文還對并行邏輯分割方法進行了研究，提出了兩種基于不同任務分配策略的并行分割算法，并對其進行了模擬和性能分析；驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。最后基于改進的芯片互連結構，使用原型系統驗證方法對某一大規模ASIC設計進行了邏輯分割和功能驗證。實驗結果表明，使用改進后的FPGA陣列互連結構可以更方便和快捷地實現ASIC設計的分割和驗證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗證過程提供更好的支持，滿足現在和將來大規模ASIC邏輯驗證的需求。

標簽： FPGA ASIC 邏輯驗證技術

上傳時間： 2013-06-12

上傳用戶：極客
基于ALM結構FPGA的邏輯綜合技術

近些年來，FPGA已經成為現代電子、半導體行業的最重要組成部分之一，針對FPGA的綜合技術的研究是電子設計自動化技術的重要研究方向。邏輯綜合是FPGA綜合的重要步驟，它包括邏輯優化和工藝映射。本文主要研究了針對一種新型ALM(Adaptive Logic Model)結構FPGA的工藝映射算法。論文首先對已有FPGA邏輯綜合技術進行了全面的總結，從邏輯優化和工藝映射兩個方面分析了傳統算法對ALM結構FPGA的適應性，通過分析我們得出結論，傳統的邏輯優化算法仍然能夠適用于ALM結構FPGA的邏輯綜合，而工藝映射算法則需要進行改進。在以上分析的基礎上，根據ALM結構的特點，論文提出了一種以面積優化為主，同時考慮延遲的針對ALM結構FPGA的工藝映射算法——ALMmap。該算法包括幾個子算法，遞減迭代裝箱算法能夠很好的適應ALM結構的靈活性；通過ALM裝箱算法并加入共享輸入處理，將多個LUT裝入一個ALM結構中；再匯聚路徑的處理有助于提高效率和減少面積；算法在已有的多級分解算法基礎上考慮了延遲因素，在不降低面積優化效果的同時降低了延遲；通過全局優化從全局范圍對面積進行了進一步的優化。最后，我們對ALMmap算法與傳統算法進行了測試與比較，通過實驗數據表明，ALMmap能夠很好的發揮ALM結構的靈活性，考慮延遲的多級分解算法能夠很好的降低延遲，與傳統基于K-LUT的工藝映射算法相比，具有更好的面積與延遲綜合性能。

標簽： FPGA ALM 邏輯

上傳時間： 2013-06-24

上傳用戶：hechao3225
基于FPGA的PCI總線接口橋接邏輯

隨著信息技術的發展，數字信號的采集與處理在科學研究、工業生產、航空航天、醫療衛生等部門得到越來越廣泛的應用，這些應用中對數字信號的傳輸速度提出了比較高的要求。傳統的基于ISA總線的信號傳輸效率低，嚴重制約著系統性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協議規范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現方案，支持PCI突發訪問方式，突發長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統速度可以達到80MHz，取得了良好的效果。基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉換模塊、數據緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現方法，著重分析了PCI接口模塊的數據傳輸方式，采用模塊化的方法設計了內部控制邏輯，并進行了相關的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現其功能，因此設備驅動程序的設計是一個重要部分，論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發設備驅動程序的工具以及開發系統實際硬件的設備驅動程序時的一些關鍵技術。本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術，對PCI數據采集卡進行了整體方案的設計。該系統采用Altera公司的cyclone Ⅱ系列FPGA實現。

標簽： FPGA PCI 總線接口橋接

上傳時間： 2013-05-22

上傳用戶：彭玖華
FPGAcpld結構分析 fpga的EDA設計方法

FPGAcpld結構分析 pga的EDA設計方法 fpga中的微程序設計復雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應用和實現數字邏一種使用fpga設計的DRAM控制器用cpld器件實現24位同步計數器的設計

標簽： FPGAcpld fpga EDA 結構分析

上傳時間： 2013-08-10

上傳用戶：yph853211
可編程邏輯器件的開發與應用實驗教學大綱

可編程邏輯器件的開發與應用實驗教學大綱\r\n本課程是高等院校電氣、信息、通信類專業的一門技術基礎課。通過本課程的學習，使學生獲得數字系統設計和可編程邏輯器件方面的基本概念、基本知識和基本技能，培養他們對數字系統的分析與設計的能力，為后續課程的學習及今后的實際工作打下良好的基礎。

標簽： 可編程邏輯器件實驗教學大綱

上傳時間： 2013-08-26

上傳用戶：shinesyh

<input id="quw4q"></input>

<input id="quw4q"></input>