寫給小白們的FPGA入門設計實驗： 1. 寫在前面的話 2 2. Lab 1 ： LCD1602 字符顯示設計 3 2.1. 摘要 2.2. 內容 2.3. 程序 2.4. 結果（問題，解決，體會） 3. Lab 2 ： 4 位減法、加法器設計 3.1. 摘要 3.2. 內容 3.3. 程序 3.4. 結果（問題，解決，體會） 4. Lab 3 ：三位二進制乘法器設計 4.1. 摘要 4.2. 內容 4.3. 程序 4.4. 結果（問題，解決，體會） 5. Lab 4 ：序列檢測器設計 6. Lab 5 ：變模計數器設計
上傳時間： 2013-11-05
上傳用戶：silenthink
CPLD最小系統設計
上傳時間： 2013-12-22
上傳用戶：lifangyuan12
NIOS教程1---建立一個最小系統
上傳時間： 2013-11-07
上傳用戶：bioequ
提出了一種基于FPGA的多級小波逆變換的高速、實時的硬件解決方案。仿真驗證表明本方案能夠滿足連續輸入的數據進行實時處理的要求,并且所設計的系統具有功耗低、成本低等優點。
上傳時間： 2014-12-28
上傳用戶：Zero_Zero
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-19
上傳用戶：yyyyyyyyyy
目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
上傳時間： 2014-01-01
上傳用戶：maqianfeng
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
通信專業綜合能力小條。
標簽： 通信專業
上傳時間： 2013-10-26
上傳用戶：eclipse
小功率調幅發射機的設計方案
上傳時間： 2013-12-23
上傳用戶：teddysha
《物聯網核心技術：從入門到精通》是小編查閱各方面資料后加以梳理后整理出來的電子書。本電子書是關于物聯網核心技術的介紹，主要論述了物聯網概述、物聯網的發展、物聯網最新動態、物聯網技術及其應用、物聯網前景及其挑戰以及物聯網相關技術資料下載等內容。本電子書的內容由淺入深、充實豐富，希望各位工程師/電子發燒友們通過對本電子書的學習，能真正的做到從入門到精通的境界。 目 錄 1 引言 2 物聯網概述 3 物聯網的發展 3.1新漢著力ARM SOC解決方案開發，迎接物聯網時代到來 3.2中國政府全力支持物聯網的發展 4 物聯網最新動態 4.1全球大學生“操練”物聯網 4.2 IPv6正式上線 或突破物聯網尋址難題 4.3三大運營商忙布局IPV6 物聯網規模將破5000億 5 物聯網技術 5.1怎樣架構物聯網云平臺 5.2 物聯網技術核心詳解：RFID 5.3 物聯網中的電子身份識別簡介 5.4 TIA標準成物聯網及M2M技術未來的基礎 6 物聯網的應用 6.1基于物聯網技術的高校資產管理系統 6.2物聯網技術在我國金融領域的應用解析 6.3基于物聯網的廠區路燈模擬控制系統 7 物聯網前景與挑戰 7.1低端平板“血戰到底”，飛思卡爾尋覓物聯網藍海 7.2 中國移動王建宙兩會提案：加快物聯網商用進程 7.3 iPv6加速普及，物聯網商用在即 8 物聯網相關資料下載地址 8.1 物聯網入門教程_英文版 8.2物聯網智能交通擁堵判別算法的研究與實現 8.3物聯網(WSN)綜合教學_開發系統SLRF-WSN-E綜合演示說明
上傳時間： 2013-11-10
上傳用戶：tom_man2008
