亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

FPGA開發(fā)板上自帶的LED測試?yán)?/a>

標(biāo)簽： FPGA LED 開發(fā)板 測試

上傳時(shí)間： 2013-08-13

上傳用戶：whymatalab2

FPGA和單片機(jī)串行通信接口的實(shí)現(xiàn)

杜曉斌和陳興文-FPGA和單片機(jī)串行通信接口的實(shí)現(xiàn)一文提出了FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方案。在通信過程中完全遵守RS232 協(xié)議，給出了發(fā)送模塊的vhdl源代碼。\r\n

標(biāo)簽： FPGA 單片機(jī)串行 通信接口

上傳時(shí)間： 2013-08-15

上傳用戶：cylnpy

arm7例程：proteus的ARM學(xué)習(xí)歷程

arm7例程：proteus的ARM學(xué)習(xí)歷程，有相關(guān)的電路和仿真程序，方便初學(xué)者的仿真學(xué)習(xí)。

標(biāo)簽： proteus arm7 ARM

上傳時(shí)間： 2013-08-17

上傳用戶：座山雕牛逼

本文介紹了一種新的使用串行通信進(jìn)行DSP遠(yuǎn)程在線編程方法

本文介紹了一種新的使用串行通信進(jìn)行DSP遠(yuǎn)程在線編程方法。對設(shè)計(jì)中的主要技術(shù)：DSP與PC機(jī)的串口通信、Flash編程以及DSP自引導(dǎo)等進(jìn)行了詳細(xì)介紹。結(jié)合TI公司的TMS320VC33處理器，闡述了具體的實(shí)現(xiàn)方法

標(biāo)簽： DSP 串行通信 遠(yuǎn)程 編程方法

上傳時(shí)間： 2013-08-19

上傳用戶：zhangfx728

adi串行AD9229的控制使用ISE平臺(tái)

adi串行AD AD9229的控制使用ISE平臺(tái) Verilog語言\r\n

標(biāo)簽： 9229 adi ISE AD

上傳時(shí)間： 2013-08-19

上傳用戶：1417818867

FPGA-UART異步通信串行口設(shè)計(jì)實(shí)例

異步通信串行口設(shè)計(jì)實(shí)例，很實(shí)用。比較經(jīng)典。

標(biāo)簽： FPGA-UART 異步通信 串行口 設(shè)計(jì)實(shí)例

上傳時(shí)間： 2013-08-20

上傳用戶：gundamwzc

大容量FPGA數(shù)據(jù)的EEPROM串行加載

大容量FPGA數(shù)據(jù)的EEPROM串行加載

標(biāo)簽： EEPROM FPGA 大容量 串行

上傳時(shí)間： 2013-08-23

上傳用戶：GeekyGeek

FPGA控制串行AD（AD0804）

FPGA控制串行AD（AD0804）,狀態(tài)機(jī)實(shí)現(xiàn)，可以根據(jù)該程序?qū)崿F(xiàn)數(shù)字電壓計(jì)，數(shù)字溫度計(jì)的設(shè)計(jì)

標(biāo)簽： FPGA 0804 AD 控制

上傳時(shí)間： 2013-08-24

上傳用戶：jiiszha

MIL-STD一1553B是一種集中控制式、時(shí)分指令/響應(yīng)型多路串行數(shù)據(jù)總線標(biāo)

MIL-STD一1553B是一種集中控制式、時(shí)分指令/響應(yīng)型多路串行數(shù)據(jù)總線標(biāo)\r\n準(zhǔn)，具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空機(jī)載系統(tǒng)設(shè)備互聯(lián)的最有效的解\r\n決方案，廣泛的應(yīng)用于飛機(jī)、艦船、坦克等武器平臺(tái)上，并且越來越多的應(yīng)用到\r\n民用領(lǐng)域。完成1553B總線數(shù)據(jù)傳輸功能的關(guān)鍵部件是總線接口芯片11][41。\r\n在對M幾STD一1553B數(shù)據(jù)總線協(xié)議進(jìn)行研究后，參考國外一些芯片的功能結(jié)\r\n構(gòu)，結(jié)合EDA技術(shù)，本論文提出了基于FPGA的1553B總線接口芯片的設(shè)計(jì)方案。\r\n在介紹了總線

標(biāo)簽： MIL-STD 1553B 集中控制 時(shí)分

上傳時(shí)間： 2013-08-26

上傳用戶：manlian

利用ARM的GPIO和SPI總線進(jìn)行FPGA的被動(dòng)串行配置

利用ARM的GPIO和SPI總線進(jìn)行FPGA的被動(dòng)串行配置,加載速度可以達(dá)到200KBytes/Sec.

標(biāo)簽： GPIO FPGA ARM SPI

上傳時(shí)間： 2013-08-28

上傳用戶：Maple