基于變頻調(diào)速的水平連鑄機(jī)拉坯輥速度控制系統(tǒng)Frequency Inverter Based Drawing RollerS peedC ontrolSy stem ofHorizontal Continuous Casting MachineA 偉劉沖旅巴(南 華 大 學(xué)電氣工程學(xué)院，衡陽421001)摘要拉坯輥速度控制是水平連鑄工藝的關(guān)鍵技術(shù)之一，采用變頻器實(shí)現(xiàn)水平連鑄機(jī)拉坯輥速度程序控制，由信號發(fā)生裝置給變頻器提供程控信號。現(xiàn)場應(yīng)用表明該控制系統(tǒng)速度響應(yīng)快，控制精度高，滿足了水平連鑄生產(chǎn)的需要。關(guān)鍵詞水平連鑄拉坯輥速度程序控制變頻器Absh'act Speedc ontorlof dr awingor leris on eo fth ek eyte chnologiesfo rho rizontalco ntinuousca stingm achine.Fo rth ispu rpose,fr equencyco nverterisad optedfo rdr awingor lersp eedp rogrammablec ontorlof ho rizontalco ntinuousca stingm achine,th ep rogrammableco ntorlsi gnalto fr equencyc onverteris provided場a signal generator. The results of application show that the response of system is rapid and the control accuracy is high enough to meet thedemand of production of horizontal continuous casting.Keywords Horizontalco ntinuousc asting Drawingor ler Speedp rogrammablec ontrol Ferquencyin verter 隨著 現(xiàn) 代 化工業(yè)生產(chǎn)對鋼材需求量的日益增加，連鑄生產(chǎn)能力已經(jīng)成為衡量一個(gè)國家冶金工業(yè)發(fā)展水平的重要指標(biāo)之一。近十幾年來，水平連鑄由于具有投資少、鑄坯直、見效快等多方面的優(yōu)點(diǎn)，國內(nèi)許多鋼鐵企業(yè)利用水平連鑄機(jī)來澆鑄特種合金鋼，發(fā)揮了其獨(dú)特的優(yōu)勢并取得了較好的經(jīng)濟(jì)效益〔1,2)0采用 水 平 連鑄機(jī)澆鑄特種合金鋼時(shí)，由于拉坯機(jī)是水平連鑄系統(tǒng)中的關(guān)鍵設(shè)備之一，拉坯機(jī)及其控制性能的好壞直接影響著連鑄坯的質(zhì)量，因此，連鑄的拉坯技術(shù)便成為整個(gè)水平連鑄技術(shù)的核心。由于鋼的冶煉過程是在高溫下進(jìn)行的，鋼水溫度的變化又容易影響鑄坯的質(zhì)量和成材率，因此，如何能在高溫環(huán)境下控制好與鑄坯速度相關(guān)的參數(shù)(拉、推程量，中停時(shí)間和拉坯頻率等)對于確保連鑄作業(yè)的進(jìn)一步高效化，延長系統(tǒng)的連續(xù)作業(yè)時(shí)間十分關(guān)鍵。因此，拉坯輥速度控制技術(shù)是連鑄生產(chǎn)過程控制領(lǐng)域中的關(guān)鍵技術(shù)之- [31
標(biāo)簽： 變頻調(diào)速 水平連鑄機(jī) 速度控制
上傳時(shí)間： 2013-10-12
上傳用戶：gxy670166755
RS-232-C 是PC 機(jī)常用的串行接口,由于信號電平值較高,易損壞接口電路的芯片,與TTL電平不兼容故需使用電平轉(zhuǎn)換電路方能與TTL 電路連接。本產(chǎn)品(轉(zhuǎn)接器),可以實(shí)現(xiàn)任意電平下(0.8~15)的UART串行接口到RS-232-C/E接口的無源電平轉(zhuǎn)接, 使用非常方便可靠。 什么是RS-232-C 接口？采用RS-232-C 接口有何特點(diǎn)？傳輸電纜長度如何考慮？答： 計(jì)算機(jī)與計(jì)算機(jī)或計(jì)算機(jī)與終端之間的數(shù)據(jù)傳送可以采用串行通訊和并行通訊二種方式。由于串行通訊方式具有使用線路少、成本低，特別是在遠(yuǎn)程傳輸時(shí)，避免了多條線路特性的不一致而被廣泛采用。 在串行通訊時(shí)，要求通訊雙方都采用一個(gè)標(biāo)準(zhǔn)接口，使不同 的設(shè)備可以方便地連接起來進(jìn)行通訊。 RS-232-C接口（又稱 EIA RS-232-C）是目前最常用的一種串行通訊接口。它是在1970 年由美國電子工業(yè)協(xié)會（EIA）聯(lián)合貝爾系統(tǒng)、 調(diào)制解調(diào)器廠家及計(jì)算機(jī)終端生產(chǎn)廠家共同制定的用于串行通訊的標(biāo)準(zhǔn)。它的全名是“數(shù)據(jù)終端設(shè)備（DTE）和數(shù)據(jù)通訊設(shè)備（DCE）之間串行二進(jìn)制數(shù)據(jù)交換接口技術(shù)標(biāo)準(zhǔn)”該標(biāo)準(zhǔn)規(guī)定采用一個(gè)25 個(gè)腳的 DB25 連接器，對連接器的每個(gè)引腳的信號內(nèi)容加以規(guī)定，還對各種信號的電平加以規(guī)定。(1) 接口的信號內(nèi)容實(shí)際上RS-232-C 的25 條引線中有許多是很少使用的，在計(jì)算機(jī)與終端通訊中一般只使用3-9 條引線。(2) 接口的電氣特性 在RS-232-C 中任何一條信號線的電壓均為負(fù)邏輯關(guān)系。即：邏輯“1”，-5— -15V；邏輯“0” +5— +15V 。噪聲容限為2V。即 要求接收器能識別低至+3V 的信號作為邏輯“0”，高到-3V的信號 作為邏輯“1”(3) 接口的物理結(jié)構(gòu) RS-232-C 接口連接器一般使用型號為DB-25 的25 芯插頭座,通常插頭在DCE 端,插座在DTE端. 一些設(shè)備與PC 機(jī)連接的RS-232-C 接口,因?yàn)椴皇褂脤Ψ降膫魉涂刂菩盘?只需三條接口線,即“發(fā)送數(shù)據(jù)”、“接收數(shù)據(jù)”和“信號地”。所以采用DB-9 的9 芯插頭座，傳輸線采用屏蔽雙絞線。(4) 傳輸電纜長度由RS-232C 標(biāo)準(zhǔn)規(guī)定在碼元畸變小于4%的情況下，傳輸電纜長度應(yīng)為50 英尺，其實(shí)這個(gè)4%的碼元畸變是很保守的，在實(shí)際應(yīng)用中，約有99%的用戶是按碼元畸變10-20%的范圍工作的，所以實(shí)際使用中最大距離會遠(yuǎn)超過50 英尺，美國DEC 公司曾規(guī)定允許碼元畸變?yōu)?0%而得出附表2 的實(shí)驗(yàn)結(jié)果。其中1 號電纜為屏蔽電纜，型號為DECP.NO.9107723 內(nèi)有三對雙絞線，每對由22# AWG 組成，其外覆以屏蔽網(wǎng)。2 號電纜為不帶屏蔽的電纜。 2. 什么是RS-485 接口？它比RS-232-C 接口相比有何特點(diǎn)？答： 由于RS-232-C 接口標(biāo)準(zhǔn)出現(xiàn)較早，難免有不足之處，主要有以下四點(diǎn)：（1） 接口的信號電平值較高，易損壞接口電路的芯片，又因?yàn)榕cTTL 電平不兼容故需使用電平轉(zhuǎn)換電路方能與TTL 電路連接。（2） 傳輸速率較低，在異步傳輸時(shí)，波特率為20Kbps。（3） 接口使用一根信號線和一根信號返回線而構(gòu)成共地的傳輸形式， 這種共地傳輸容易產(chǎn)生共模干擾，所以抗噪聲干擾性弱。（4） 傳輸距離有限，最大傳輸距離標(biāo)準(zhǔn)值為50 英尺，實(shí)際上也只能 用在50 米左右。針對RS-232-C 的不足，于是就不斷出現(xiàn)了一些新的接口標(biāo)準(zhǔn)，RS-485 就是其中之一，它具有以下特點(diǎn)：1. RS-485 的電氣特性：邏輯“1”以兩線間的電壓差為+（2—6） V 表示；邏輯“0”以兩線間的電壓差為-（2—6）V 表示。接口信號電平比RS-232-C 降低了，就不易損壞接口電路的芯片， 且該電平與TTL 電平兼容，可方便與TTL 電路連接。2. RS-485 的數(shù)據(jù)最高傳輸速率為10Mbps3. RS-485 接口是采用平衡驅(qū)動器和差分接收器的組合，抗共模干能力增強(qiáng)，即抗噪聲干擾性好。4. RS-485 接口的最大傳輸距離標(biāo)準(zhǔn)值為4000 英尺，實(shí)際上可達(dá) 3000 米，另外RS-232-C接口在總線上只允許連接1 個(gè)收發(fā)器， 即單站能力。而RS-485 接口在總線上是允許連接多達(dá)128 個(gè)收發(fā)器。即具有多站能力,這樣用戶可以利用單一的RS-485 接口方便地建立起設(shè)備網(wǎng)絡(luò)。因RS-485 接口具有良好的抗噪聲干擾性，長的傳輸距離和多站能力等上述優(yōu)點(diǎn)就使其成為首選的串行接口。 因?yàn)镽S485 接口組成的半雙工網(wǎng)絡(luò)，一般只需二根連線，所以RS485接口均采用屏蔽雙絞線傳輸。 RS485 接口連接器采用DB-9 的9 芯插頭座，與智能終端RS485接口采用DB-9（孔），與鍵盤連接的鍵盤接口RS485 采用DB-9（針）。3. 采用RS485 接口時(shí)，傳輸電纜的長度如何考慮？答： 在使用RS485 接口時(shí)，對于特定的傳輸線經(jīng)，從發(fā)生器到負(fù)載其數(shù)據(jù)信號傳輸所允許的最大電纜長度是數(shù)據(jù)信號速率的函數(shù)，這個(gè) 長度數(shù)據(jù)主要是受信號失真及噪聲等影響所限制。下圖所示的最大電纜長度與信號速率的關(guān)系曲線是使用24AWG 銅芯雙絞電話電纜（線 徑為0.51mm），線間旁路電容為52.5PF/M，終端負(fù)載電阻為100 歐 時(shí)所得出。（曲線引自GB11014-89 附錄A）。由圖中可知，當(dāng)數(shù)據(jù)信 號速率降低到90Kbit/S 以下時(shí)，假定最大允許的信號損失為6dBV 時(shí)， 則電纜長度被限制在1200M。實(shí)際上，圖中的曲線是很保守的，在實(shí) 用時(shí)是完全可以取得比它大的電纜長度。 當(dāng)使用不同線徑的電纜。則取得的最大電纜長度是不相同的。例 如：當(dāng)數(shù)據(jù)信號速率為600Kbit/S 時(shí)，采用24AWG 電纜，由圖可知最 大電纜長度是200m，若采用19AWG 電纜（線徑為0。91mm）則電纜長 度將可以大于200m； 若采用28AWG 電纜（線徑為0。32mm）則電纜 長度只能小于200m。
上傳時(shí)間： 2013-10-11
上傳用戶：時(shí)代電子小智
存儲器技術(shù).doc 計(jì)算機(jī)的主存儲器（Main Memory），又稱為內(nèi)部存儲器，簡稱為內(nèi)存。內(nèi)存實(shí)質(zhì)上是一組或多組具備數(shù)據(jù)輸入輸出和數(shù)據(jù)存儲功能的集成電路。內(nèi)存的主要作用是用來存放計(jì)算機(jī)系統(tǒng)執(zhí)行時(shí)所需要的數(shù)據(jù)，存放各種輸入、輸出數(shù)據(jù)和中間計(jì)算結(jié)果，以及與外部存儲器交換信息時(shí)作為緩沖用。由于CPU只能直接處理內(nèi)存中的數(shù)據(jù) ，所以內(nèi)存是計(jì)算機(jī)系統(tǒng)中不可缺少的部件。內(nèi)存的品質(zhì)直接關(guān)系到計(jì)算機(jī)系統(tǒng)的速度、穩(wěn)定性和兼容性。 4.1 存儲器類型計(jì)算機(jī)內(nèi)部存儲器有兩種類型，一種稱為只讀存儲器ROM（Read Only Memiry），另一種稱為隨機(jī)存儲器RAM（Random Access Memiry）。 4.1.1 只讀存儲器只讀存儲器ROM主要用于存放計(jì)算機(jī)固化的控制程序，如主板的BIOS程序、顯卡BIOS控制程序、硬盤控制程序等。ROM的典型特點(diǎn)是：一旦將數(shù)據(jù)寫入ROM中后，即使在斷電的情況下也能夠永久的保存數(shù)據(jù)。從使用上講，一般用戶能從ROM中讀取數(shù)據(jù)，而不能改寫其中的數(shù)據(jù)。但現(xiàn)在為了做一日和尚撞一天鐘于軟件或硬件程序升級，普通用戶使用所謂的閃存（Flash Memiry）也可以有條件地改變ROM中的數(shù)據(jù)。有關(guān)只讀存儲器ROM的內(nèi)容將在第11章中介紹，本章主要介紹隨機(jī)存儲器。4.1.2 隨機(jī)存取存儲器隨機(jī)存取存儲器RAM的最大特點(diǎn)是計(jì)算機(jī)可以隨時(shí)改變RAM中的數(shù)據(jù)，并且一旦斷電，TAM中數(shù)據(jù)就會立即丟失，也就是說，RAM中的數(shù)據(jù)在斷電后是不能保留的。從用于制造隨機(jī)存取存儲器的材料上看，RAM又可分為靜態(tài)隨機(jī)存儲器SRAM（Static RAM）和動態(tài)隨機(jī)存儲器DRAM（Dymamic RAM）兩種。1. 動態(tài)隨機(jī)存儲器在DRAM中數(shù)據(jù)是以電荷的形式存儲在電容上的，充電后電容上的電壓被認(rèn)為是邏輯上的“1”，而放電后的電容上的電壓被認(rèn)為是邏輯上的“0”認(rèn)。為了減少存儲器的引腳數(shù)，就反存儲器芯片的每個(gè)基本單元按行、列矩陣形式連接起來，使每個(gè)存儲單元位于行、列的交叉點(diǎn)。這樣每個(gè)存儲單元的地址做一日和尚撞一天鐘可以用位數(shù)較少的行地址和列地址兩個(gè)部分表示，在對每個(gè)單元進(jìn)行讀寫操作時(shí)，就可以采用分行、列尋址方式寫入或讀出相應(yīng)的數(shù)據(jù)，如圖4－1所示?！ ∮捎陔娙莩潆姾?，電容會緩慢放電，電容 上的電荷會逐漸
標(biāo)簽： 存儲器
上傳時(shí)間： 2014-01-10
上傳用戶：18752787361
更新說明： 1。界面采用新的字體，不會再有那種難看的黑色粗體字，比以前的要漂亮多了。 2。加入全面的提示幫助，盡量減少普通用戶的各種疑惑。 3。修正生成文件的擴(kuò)展名的一些BUG，不會總是加上FON的擴(kuò)展名了。 4。修正生成字模數(shù)據(jù)的一些格式BUG，現(xiàn)在生成的C51格式字模數(shù)據(jù)基本上可以直接粘貼到源程序中使用而不需要修改了 5。加入新的字模數(shù)據(jù)格式調(diào)整項(xiàng)，允許用戶更自由的定制自己需要的數(shù)據(jù)格式 6。最重要的更新：全面支持保存當(dāng)前設(shè)置功能，用戶設(shè)置的字模格式，主窗口狀態(tài)和字庫生成窗口選項(xiàng)信息均可保存，下一次打開窗口時(shí)不用重新設(shè)置（由于要全面更改程序使用的變量結(jié)構(gòu)，所以這部分化了很多時(shí)間）。 7。修正了新建圖象時(shí)會自動跳到圖形模式的BUG 8。增加輸出緊湊格式數(shù)據(jù)選項(xiàng)，可以生成不包含空白行的字模數(shù)據(jù)。 9。完善了每行數(shù)據(jù)顯示個(gè)數(shù)的功能，可以任意設(shè)置每行顯示的數(shù)據(jù)個(gè)數(shù)，并同時(shí)可以設(shè)置每行索引數(shù)據(jù)顯示個(gè)數(shù)。 10。修正了取模說明的一些錯(cuò)誤，并改動了格式。 11?，F(xiàn)在當(dāng)用戶選擇10進(jìn)制輸出時(shí)，會自動去掉生成字模數(shù)據(jù)前的“0x",或后面的“H”，選擇16進(jìn)制時(shí)則會自動加上。 12。對各個(gè)窗體重新設(shè)計(jì)以全面適應(yīng)最大化的需要，如果您覺得當(dāng)前窗口不夠大，可以最大化使用。 13。增加生成英文點(diǎn)陣字庫功能，可自動生成ASCII碼從0-127的任意點(diǎn)陣字庫，使用方法同生成國標(biāo)點(diǎn)陣字庫功能。 14。再次優(yōu)化代碼，去掉各種調(diào)試信息，使程序速度再快一些。 15。還有一些細(xì)微的調(diào)整我記不清了…… 需要注意的地方： 在測試的過程中我發(fā)現(xiàn)了一個(gè)問題：在WIN98或WINME下當(dāng)用戶需要生成特大點(diǎn)陣的字模時(shí)（例如320*320，1024*768的漢字字模），此時(shí)由于數(shù)據(jù)量非常龐大，而WIN98/WINME會有64K的數(shù)據(jù)容量限制，所以在主窗口中是無法得到全部的字模數(shù)據(jù)的，這時(shí)您需要使用字庫生成功能，通過形成一個(gè)數(shù)據(jù)文件才能得到完整的字模數(shù)據(jù)。 另外生成特大字模時(shí)如果出現(xiàn)“內(nèi)存不足”的提示，請把液晶仿真面板的像素點(diǎn)改小一些，這樣可以節(jié)省內(nèi)存。
標(biāo)簽： PCtoLCD 2002 漢字 字模生成
上傳時(shí)間： 2013-10-17
上傳用戶：fengzimili
自動檢測80C51 串行通訊中的波特率本文介紹一種在80C51 串行通訊應(yīng)用中自動檢測波特率的方法。按照經(jīng)驗(yàn)，程序起動后所接收到的第1 個(gè)字符用于測量波特率。這種方法可以不用設(shè)定難于記憶的開關(guān)，還可以免去在有關(guān)應(yīng)用中使用多種不同波特率的煩惱。人們可以設(shè)想：一種可靠地實(shí)現(xiàn)自動波特檢測的方法是可能的，它無須嚴(yán)格限制可被確認(rèn)的字符。問題是：在各種的條件下，如何可以在大量允許出現(xiàn)的字符中找出波特率的定時(shí)間隔。顯然，最快捷的方法是檢測一個(gè)單獨(dú)位時(shí)間（single bit time），以確定接收波特率應(yīng)該是多少?？墒牵赗S-232 模式下，許多ASCII 字符并不能測量出一個(gè)單獨(dú)位時(shí)間。對于大多數(shù)字符來說，只要波特率存在合理波動（這里的波特率是指標(biāo)準(zhǔn)波特率），從起始位到最后一位“可見”位的數(shù)據(jù)傳輸周期就會在一定范圍內(nèi)發(fā)生變化。此外，許多系統(tǒng)采用8 位數(shù)據(jù)、無奇偶校驗(yàn)的格式傳輸ASCII 字符。在這種格式里，普通ASCII 字節(jié)不會有MSB 設(shè)定
標(biāo)簽： 80C51 自動檢測 單片機(jī) 串行通訊
上傳時(shí)間： 2013-10-15
上傳用戶：shirleyYim
2003年第5期《簡易串行存儲器拷貝器》源程序
上傳時(shí)間： 2014-04-16
上傳用戶：問題問題
單片機(jī)應(yīng)用系統(tǒng)抗干擾技術(shù):第1章 電磁干擾控制基礎(chǔ). 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設(shè)計(jì)3 1.2.3 電磁兼容性常用術(shù)語4 1.2.4 電磁兼容性標(biāo)準(zhǔn)6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數(shù)模型9 1.4.2 分布參數(shù)模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導(dǎo)耦合14 1.5.2 感應(yīng)耦合（近場耦合）15 .1.5.3 電磁輻射耦合（遠(yuǎn)場耦合）15 1.6 單片機(jī)應(yīng)用系統(tǒng)電磁干擾控制的一般方法16 第2章 數(shù)字信號耦合與傳輸機(jī)理 2.1 數(shù)字信號與電磁干擾18 2.1.1 數(shù)字信號的開關(guān)速度與頻譜18 2.1.2 開關(guān)暫態(tài)電源尖峰電流噪聲22 2.1.3 開關(guān)暫態(tài)接地反沖噪聲24 2.1.4 高速數(shù)字電路的EMI特點(diǎn)25 2.2 導(dǎo)線阻抗與線間耦合27 2.2.1 導(dǎo)體交直流電阻的計(jì)算27 2.2.2 導(dǎo)體電感量的計(jì)算29 2.2.3 導(dǎo)體電容量的計(jì)算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號的長線傳輸36 2.3.1 長線傳輸過程的數(shù)學(xué)描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計(jì)算42 2.3.4 傳輸線特性阻抗的重復(fù)性與阻抗匹配44 2.4 數(shù)字信號傳輸過程中的畸變45 2.4.1 信號傳輸?shù)娜肷浠?5 2.4.2 信號傳輸?shù)姆瓷浠?6 2.5 信號傳輸畸變的抑制措施49 2.5.1 最大傳輸線長度的計(jì)算49 2.5.2 端點(diǎn)的阻抗匹配50 2.6 數(shù)字信號的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章 常用元件的可靠性能與選擇 3.1 元件的選擇與降額設(shè)計(jì)59 3.1.1 元件的選擇準(zhǔn)則59 3.1.2 元件的降額設(shè)計(jì)59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內(nèi)部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數(shù)62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號68 3.3.3 電容器的標(biāo)志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項(xiàng)73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項(xiàng)74 3.5 數(shù)字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數(shù)字集成電路的抗干擾性能78 3.5.4 CMOS數(shù)字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項(xiàng)80 3.5.6 集成門電路系列型號81 3.6 高速CMOS 54/74HC系列接口設(shè)計(jì)83 3.6.1 54/74HC 系列芯片特點(diǎn)83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機(jī)接口85 3.7 元器件的裝配工藝對可靠性的影響86 第4章 電磁干擾硬件控制技術(shù) 4.1 屏蔽技術(shù)88 4.1.1 電場屏蔽88 4.1.2 磁場屏蔽89 4.1.3 電磁場屏蔽91 4.1.4 屏蔽損耗的計(jì)算92 4.1.5 屏蔽體屏蔽效能的計(jì)算99 4.1.6 屏蔽箱的設(shè)計(jì)100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設(shè)計(jì)要點(diǎn)113 4.2 接地技術(shù)114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統(tǒng)的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環(huán)路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術(shù)126 4.3.1 濾波器概述127 4.3.2 無源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術(shù)155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結(jié)構(gòu)164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結(jié)構(gòu)165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應(yīng)用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應(yīng)用168 4.7 信號線間的串?dāng)_及抑制169 4.7.1 線間串?dāng)_分析169 4.7.2 線間串?dāng)_的抑制173 4.8 信號線的選擇與敷設(shè)174 4.8.1 信號線型式的選擇174 4.8.2 信號線截面的選擇175 4.8.3 單股導(dǎo)線的阻抗分析175 4.8.4 信號線的敷設(shè)176 4.9 漏電干擾的防止措施177 4.10 抑制數(shù)字信號噪聲常用硬件措施177 4.10.1 數(shù)字信號負(fù)傳輸方式178 4.10.2 提高數(shù)字信號的電壓等級178 4.10.3 數(shù)字輸入信號的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關(guān)觸點(diǎn)抖動干擾的抑制方法181 4.10.6 提高器件的驅(qū)動能力184 4.11 靜電放電干擾及其抑制184 第5章 主機(jī)單元配置與抗干擾設(shè)計(jì) 5.1 單片機(jī)主機(jī)單元組成特點(diǎn)186 5.1.1 80C51最小應(yīng)用系統(tǒng)186 5.1.2 低功耗單片機(jī)最小應(yīng)用系統(tǒng)187 5.2 總線的可靠性設(shè)計(jì)191 5.2.1 總線驅(qū)動器191 5.2.2 總線的負(fù)載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數(shù)字輸入端的噪聲抑制194 5.3.3 數(shù)字電路不用端的處理195 5.3.4 存儲器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時(shí)鐘電路配置200 5.6 復(fù)位電路設(shè)計(jì)201 5.6.1 復(fù)位電路RC參數(shù)的選擇201 5.6.2 復(fù)位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時(shí)復(fù)位205 5.7 單片機(jī)系統(tǒng)的中斷保護(hù)問題205 5.7.1 80C51單片機(jī)的中斷機(jī)構(gòu)205 5.7.2 常用的幾種中斷保護(hù)措施205 5.8 RAM數(shù)據(jù)掉電保護(hù)207 5.8.1 片內(nèi)RAM數(shù)據(jù)保護(hù)207 5.8.2 利用雙片選的外RAM數(shù)據(jù)保護(hù)207 5.8.3 利用DS1210實(shí)現(xiàn)外RAM數(shù)據(jù)保護(hù)208 5.8.4 2 KB非易失性隨機(jī)存儲器DS1220AB/AD211 5.9 看門狗技術(shù)215 5.9.1 由單穩(wěn)態(tài)電路實(shí)現(xiàn)看門狗電路216 5.9.2 利用單片機(jī)片內(nèi)定時(shí)器實(shí)現(xiàn)軟件看門狗217 5.9.3 軟硬件結(jié)合的看門狗技術(shù)219 5.9.4 單片機(jī)內(nèi)配置看門狗電路221 5.10 微處理器監(jiān)控器223 5.10.1 微處理器監(jiān)控器MAX703～709/813L223 5.10.2 微處理器監(jiān)控器MAX791227 5.10.3 微處理器監(jiān)控器MAX807231 5.10.4 微處理器監(jiān)控器MAX690A/MAX692A234 5.10.5 微處理器監(jiān)控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監(jiān)控器MAX1691242 5.11 串行E2PROM X25045245 第6章 測量單元配置與抗干擾設(shè)計(jì) 6.1 概述255 6.2 模擬信號放大器256 6.2.1 集成運(yùn)算放大器256 6.2.2 測量放大器組成原理260 6.2.3 單片集成測量放大器AD521263 6.2.4 單片集成測量放大器AD522265 6.2.5 單片集成測量放大器AD526266 6.2.6 單片集成測量放大器AD620270 6.2.7 單片集成測量放大器AD623274 6.2.8 單片集成測量放大器AD624276 6.2.9 單片集成測量放大器AD625278 6.2.10 單片集成測量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵(lì)功能的模塊2B30/2B31305 6.6 模擬信號隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實(shí)用線性隔離放大器333 6.7 數(shù)字電位器及其應(yīng)用336 6.7.1 非易失性數(shù)字電位器x9221336 6.7.2 非易失性數(shù)字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動補(bǔ)償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉(zhuǎn)換器芯片提供基準(zhǔn)電壓350 6.9 測量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號串模干擾的抑制352 6.9.3 輸入信號共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設(shè)計(jì) 7.1 D/A、A/D轉(zhuǎn)換器的干擾源357 7.2 D/A轉(zhuǎn)換原理及抗干擾分析358 7.2.1 T型電阻D/A轉(zhuǎn)換器359 7.2.2 基準(zhǔn)電源精度要求361 7.2.3 D/A轉(zhuǎn)換器的尖峰干擾362 7.3 典型D/A轉(zhuǎn)換器與單片機(jī)接口363 7.3.1 并行12位D/A轉(zhuǎn)換器AD667363 7.3.2 串行12位D/A轉(zhuǎn)換器MAX5154370 7.4 D/A轉(zhuǎn)換器與單片機(jī)的光電接口電路377 7.5 A/D轉(zhuǎn)換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數(shù)反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉(zhuǎn)換器與單片機(jī)接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉(zhuǎn)換器MAX 197394 7.6.3 雙積分式A/D轉(zhuǎn)換器5G14433399 7.6.4 V/F轉(zhuǎn)換器AD 652在A/D轉(zhuǎn)換器中的應(yīng)用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關(guān)與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關(guān)配置與抗干擾技術(shù)413 7.9 D/A、A/D轉(zhuǎn)換器的電源、接地與布線416 7.10 精密基準(zhǔn)電壓電路與噪聲抑制416 7.10.1 基準(zhǔn)電壓電路原理417 7.10.2 引腳可編程精密基準(zhǔn)電壓源AD584418 7.10.3 埋入式齊納二極管基準(zhǔn)AD588420 7.10.4 低漂移電壓基準(zhǔn)MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準(zhǔn)MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準(zhǔn)電路430 第8章 功率接口與抗干擾設(shè)計(jì) 8.1 功率驅(qū)動元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發(fā)雙向晶閘管驅(qū)動器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅(qū)動接口438 8.2.2 繼電器—接觸器輸出驅(qū)動電路439 8.2.3 光電耦合器—晶閘管輸出驅(qū)動電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機(jī)與大功率單相負(fù)載的接口電路441 8.2.6 單片機(jī)與大功率三相負(fù)載間的接口電路442 8.3 感性負(fù)載電路噪聲的抑制442 8.3.1 交直流感性負(fù)載瞬變噪聲的抑制方法442 8.3.2 晶閘管過零觸發(fā)的幾種形式445 8.3.3 利用晶閘管抑制感性負(fù)載的瞬變噪聲447 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態(tài)繼電器451 8.5.1 固態(tài)繼電器的原理和結(jié)構(gòu)451 8.5.2 主要參數(shù)與選用452 8.5.3 交流固態(tài)繼電器的使用454 第9章 人機(jī)對話單元配置與抗干擾設(shè)計(jì) 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構(gòu)造與特點(diǎn)458 9.3 LED的驅(qū)動方式459 9.3.1 采用限流電阻的驅(qū)動方式459 9.3.2 采用LM317的驅(qū)動方式460 9.3.3 串聯(lián)二極管壓降驅(qū)動方式462 9.4 典型鍵盤/顯示器接口芯片與單片機(jī)接口463 9.4.1 8位LED驅(qū)動器ICM 7218B463 9.4.2 串行LED顯示驅(qū)動器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態(tài)顯示接口的抗干擾502 9.5.2 LED動態(tài)顯示接口的抗干擾506 9.6 打印機(jī)接口與抗干擾技術(shù)508 9.6.1 并行打印機(jī)標(biāo)準(zhǔn)接口信號508 9.6.2 打印機(jī)與單片機(jī)接口電路509 9.6.3 打印機(jī)電磁干擾的防護(hù)設(shè)計(jì)510 9.6.4 提高數(shù)據(jù)傳輸可靠性的措施512 第10章 供電電源的配置與抗干擾設(shè)計(jì) 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實(shí)用低通電容濾波器518 10.2.2 雙繞組扼流圈的應(yīng)用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎(chǔ)知識519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側(cè)抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯(lián)型直流穩(wěn)壓電源配置與抗干擾556 10.7.3 集成穩(wěn)壓器使用中的保護(hù)557 10.8 開關(guān)電源干擾的抑制措施559 10.8.1 開關(guān)噪聲的分類559 10.8.2 開關(guān)電源噪聲的抑制措施560 10.9 微機(jī)用不間斷電源UPS561 10.10 采用晶閘管無觸點(diǎn)開關(guān)消除瞬態(tài)干擾設(shè)計(jì)方案564 第11章 印制電路板的抗干擾設(shè)計(jì) 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標(biāo)準(zhǔn)與電性能571 11.1.4 覆銅板的主要特點(diǎn)和應(yīng)用583 11.2 印制板布線設(shè)計(jì)基礎(chǔ)585 11.2.1 印制板導(dǎo)線的阻抗計(jì)算585 11.2.2 PCB布線結(jié)構(gòu)和特性阻抗計(jì)算587 11.2.3 信號在印制板上的傳播速度589 11.3 地線和電源線的布線設(shè)計(jì)590 11.3.1 降低接地阻抗的設(shè)計(jì)590 11.3.2 減小電源線阻抗的方法591 11.4 信號線的布線原則592 11.4.1 信號傳輸線的尺寸控制592 11.4.2 線間串?dāng)_控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機(jī)自動布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時(shí)鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結(jié)構(gòu)與特點(diǎn)599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章 軟件抗干擾原理與方法 12.1 概述607 12.1.1 測控系統(tǒng)軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術(shù)608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術(shù)609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動恢復(fù)處理程序613 12.4.1 上電標(biāo)志設(shè)定614 12.4.2 RAM中數(shù)據(jù)冗余保護(hù)與糾錯(cuò)616 12.4.3 軟件復(fù)位與中斷激活標(biāo)志617 12.4.4 程序失控后恢復(fù)運(yùn)行的方法618 12.5 數(shù)字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術(shù)平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關(guān)量輸入/輸出軟件抗干擾設(shè)計(jì)629 12.7.1 開關(guān)量輸入軟件抗干擾措施629 12.7.2 開關(guān)量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項(xiàng)630 附錄 電磁兼容器件選購信息632
標(biāo)簽： 單片機(jī) 應(yīng)用系統(tǒng) 抗干擾技術(shù)
上傳時(shí)間： 2013-10-20
上傳用戶：xdqm
Xilinx UltraScale™ 架構(gòu)針對要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級的系統(tǒng)級集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時(shí)還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計(jì)套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時(shí)還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計(jì)可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時(shí)鐘，從而將時(shí)鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會造成時(shí)延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時(shí)序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計(jì)人員開啟了一個(gè)全新的領(lǐng)域。
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-17
上傳用戶：皇族傳媒
PCI Express 協(xié)議由于其高速串行、系統(tǒng)拓?fù)浜唵蔚忍攸c(diǎn)被廣泛用于各種領(lǐng)域。Altera公司的Arria II GX FPGA內(nèi)集成了支持鏈?zhǔn)紻MA傳輸功能的PCI Express硬核，適應(yīng)了PCI Express總線高速度的要求。文中利用Jungo公司的WinDriver軟件實(shí)現(xiàn)了鏈?zhǔn)紻MA的上層應(yīng)用設(shè)計(jì)。首先給出了鏈?zhǔn)紻MA實(shí)現(xiàn)的基本過程，接著分析了鏈?zhǔn)紻MA數(shù)據(jù)傳輸需要處理的幾個(gè)問題，給出了相應(yīng)的解決辦法和策略。采用這些方法，保證了DAM數(shù)據(jù)傳輸?shù)恼_性，簡化了底層FPGA應(yīng)用邏輯的設(shè)計(jì)。
標(biāo)簽： WinDriver DMA 上傳時(shí)間： 2013-11-20
上傳用戶：hanwudadi
為實(shí)現(xiàn)某專用接口裝置的接口功能檢測，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計(jì)了該類型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設(shè)計(jì)思路。電路采用SOPC模塊作為中心控制器，設(shè)計(jì)簡潔、可靠。試驗(yàn)表明：該設(shè)計(jì)系統(tǒng)運(yùn)行正常、穩(wěn)定。
標(biāo)簽： FPGA 串行 編碼 信號設(shè)計(jì)
上傳時(shí)間： 2013-11-12
上傳用戶：xiaowei314
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
