在PCB文件上面加上漢字一直都是很多網(wǎng)友比較感興趣的事情。PROTEL早期的版本加漢字比較困難,99SE改變了這一點(diǎn)。不但可以方便的加上漢字,加上照片也沒有問題,加照片的方法稍后再講，下面先來看看加漢字的具體方法：
上傳時(shí)間： 2013-11-03
上傳用戶：18707733937
2008年，我參加了幾次可編程器件供應(yīng)商舉辦的技術(shù)研討會(huì)，讓我留下深刻印象的是參加這些研討會(huì)的工程師人數(shù)之多，簡(jiǎn)直可以用爆滿來形容，很多工程師聚精會(huì)神地全天聽講，很少出現(xiàn)吃完午飯就閃人的現(xiàn)象，而且工程師們對(duì)研討會(huì)上展出的基于可編程器件的通信、消費(fèi)電子、醫(yī)療電子、工業(yè)等解決方案也有濃厚的興趣，這和其他器件研討會(huì)形成了鮮明的對(duì)比。 Garnter和iSuppli公布的數(shù)據(jù)顯示：2008年，全球半導(dǎo)體整體銷售出現(xiàn)25年以來首次萎縮現(xiàn)象，但是，可編程器件卻還在保持了增長(zhǎng)，預(yù)計(jì)2008年可編程邏輯器件(PLD)市場(chǎng)銷售額增長(zhǎng)7.6%，可編程器件的領(lǐng)頭羊美國供應(yīng)商賽靈思公司2008年?duì)I業(yè)收入預(yù)計(jì)升6.5%！在全球經(jīng)濟(jì)危機(jī)的背景下，這是非常驕人的業(yè)績(jī)！也足見可編程器件在應(yīng)用領(lǐng)域的熱度沒有受到經(jīng)濟(jì)危機(jī)的影響！這可能也解釋了為什么那么多工程師對(duì)可編程器件感興趣吧。 在與工程師的交流中，我發(fā)現(xiàn)，很多工程師非常需要普及以FPGA為代表的可編程器件的應(yīng)用開發(fā)知識(shí)，也有很多工程師苦于進(jìn)階無門，缺乏專業(yè)、權(quán)威性的指導(dǎo)，在Google上搜索后，我發(fā)現(xiàn)很少有幫助工程師設(shè)計(jì)的FPGA電子書，即使有也只是介紹一些概念性的基礎(chǔ)知識(shí)，缺乏實(shí)用性和系統(tǒng)性，于是，我萌生了出版一本指導(dǎo)工程師FPGA應(yīng)用開發(fā)電子書的想法，而且這個(gè)電子書要突出實(shí)用性，讓大家都可以免費(fèi)下載，并提供許多技巧和資源信息，很高興美國賽靈思公司對(duì)這個(gè)想法給予了大力支持，賽靈思公司亞太區(qū)市場(chǎng)經(jīng)理張俊偉小姐和高級(jí)產(chǎn)品經(jīng)理梁曉明先生對(duì)電子書提出了寶貴的意見，并提供了大量FPGA設(shè)計(jì)資源，也介紹了一些FPGA設(shè)計(jì)高手參與了電子書的編撰，很短的時(shí)間內(nèi)，一個(gè)電子書項(xiàng)目團(tuán)隊(duì)組建起來，北京郵電大學(xué)的研究生田耘先生和賽靈思公司上海辦事處的蘇同麒先生等人都參與了電子書的編寫，他們是有豐富設(shè)計(jì)經(jīng)驗(yàn)的高手，在大家的共同努力下，這本凝結(jié)著智慧的FPGA電子書終于和大家見面了！我希望這本電子書可以成為對(duì)FPGA有興趣或正在使用FPGA進(jìn)行開發(fā)的工程師的手頭設(shè)計(jì)寶典之一，也希望這個(gè)電子書可以對(duì)工程師們學(xué)習(xí)FPGA開發(fā)和進(jìn)階有實(shí)用的幫助！如果可能，未來我們還將出版后續(xù)版本！
標(biāo)簽： FPGA 電子工程師 創(chuàng)新設(shè)計(jì) 寶典
上傳時(shí)間： 2013-11-10
上傳用戶：wab1981
本書是按最新推出的中望CAD 軟件2006 版編寫，每章均附有該章小結(jié)及練習(xí)，小結(jié)是這一章內(nèi)容的概括歸納和實(shí)踐經(jīng)驗(yàn)總結(jié)，對(duì)讀者學(xué)習(xí)有很大幫助，練習(xí)題目豐富，便于讀者掌握。書中提供了典型操作舉例，講述了操作的全過程。附錄部分收集了實(shí)用資料，包括常見問題的處理等。本書適合具備計(jì)算機(jī)基礎(chǔ)知識(shí)的工程師、設(shè)計(jì)師、高校學(xué)生以及其他對(duì)中望CAD軟件感興趣的讀者。只要具有中學(xué)文化基礎(chǔ)，都可用本教材來學(xué)習(xí)中望CAD 軟件。本書主要講述的內(nèi)容有：中望CAD 基礎(chǔ)知識(shí)；中望CAD 的繪圖、編輯命令；繪圖環(huán)境設(shè)置、顯示控制；文本書寫、尺寸標(biāo)注；圖塊與屬性的使用；數(shù)據(jù)交換；打印與規(guī)劃圖紙；工程圖綜合繪制；三維繪圖；中望CAD 用戶化與開發(fā)等知識(shí)。本書可作為各高等院校、高工專、高職及中專的教材，也可作為工程技術(shù)人員培訓(xùn)或自學(xué)的參考書。
上傳時(shí)間： 2013-10-10
上傳用戶：asasasas
“地”通常被定義為一個(gè)等位點(diǎn)，用來作為兩個(gè)或更多系統(tǒng)的參考電平。信號(hào)地的較好定義是一個(gè)低阻抗的路徑，信號(hào)電流經(jīng)此路徑返回其源。我們主要關(guān)心的是電流，而不是電壓。在電路中具有有限阻抗的兩點(diǎn)之間存在電壓差，電流就產(chǎn)生了。在接地結(jié)構(gòu)中的電流路徑?jīng)Q定了電路之間的電磁耦合。因?yàn)殚]環(huán)回路的存在，電流在閉環(huán)中流動(dòng)，所以產(chǎn)生了磁場(chǎng)。閉環(huán)區(qū)域的大小決定著磁場(chǎng)的輻射頻率，電流的大小決定著噪聲的幅度。在實(shí)施接地方法時(shí)存在兩類基本方法：?jiǎn)吸c(diǎn)接地技術(shù)和多點(diǎn)接地技術(shù)。在每套方案中，又可能采用混合式的方法。針對(duì)某一個(gè)特殊的應(yīng)用，如何選擇最好的信號(hào)接地方法取決于設(shè)計(jì)方案。只要設(shè)計(jì)者依據(jù)電流流量和返回路徑的概念，就可以以同時(shí)采用幾種不同的方法綜合加以考慮
上傳時(shí)間： 2013-11-14
上傳用戶：pioneer_lvbo
設(shè)計(jì)流程 在pcb的設(shè)計(jì)中，其實(shí)在正式布線前，還要經(jīng)過很漫長(zhǎng)的步驟，以下就是主要設(shè)計(jì)的流程： 系統(tǒng)規(guī)格 首先要先規(guī)劃出該電子設(shè)備的各項(xiàng)系統(tǒng)規(guī)格。包含了系統(tǒng)功能，成本限制，大小，運(yùn)作情形等等。 系統(tǒng)功能區(qū)塊圖 接下來必須要制作出系統(tǒng)的功能方塊圖。方塊間的關(guān)系也必須要標(biāo)示出來。 將系統(tǒng)分割幾個(gè)pcb 將系統(tǒng)分割數(shù)個(gè)pcb的話，不僅在尺寸上可以縮小，也可以讓系統(tǒng)具有升級(jí)與交換零件的能力。系統(tǒng)功能方塊圖就提供了我們分割的依據(jù)。像是計(jì) 算機(jī)就可以分成主機(jī)板、顯示卡、聲卡、軟盤驅(qū)動(dòng)器和電源等等。 決定使用封裝方法，和各pcb的大小
標(biāo)簽： PCB
上傳時(shí)間： 2013-11-15
上傳用戶：xauthu
第一步，拿到一塊PCB，首先在紙上記錄好所有元?dú)饧男吞?hào)，參數(shù)，以及位置，尤其是二極管，三機(jī)管的方向，IC缺口的方向。最好用數(shù)碼相機(jī)拍兩張?jiān)獨(dú)饧恢玫恼掌５诙剑鸬羲衅骷⑶覍AD孔里的錫去掉。用酒精將PCB清洗干凈，然后放入掃描儀內(nèi)，啟動(dòng)POHTOSHOP，用彩色方式將絲印面掃入，并打印出來備用。第三步，用水紗紙將TOP LAYER 和BOTTOM LAYER兩層輕微打磨，打磨到銅膜發(fā)亮，放入掃描儀，啟動(dòng)PHOTOSHOP，用彩色方式將兩層分別掃入。注意，PCB在掃描儀內(nèi)擺放一定要橫平樹直，否則掃描的圖象就無法使用。第四步，調(diào)整畫布的對(duì)比度，明暗度，使有銅膜的部分和沒有銅膜的部分對(duì)比強(qiáng)烈，然后將次圖轉(zhuǎn)為黑白色，檢查線條是否清晰，如果不清晰，則重復(fù)本步驟。如果清晰，將圖存為黑白BMP格式文件TOP.BMP和BOT.BMP。第五步，將兩個(gè)BMP格式的文件分別轉(zhuǎn)為PROTEL格式文件，在PROTEL中調(diào)入兩層，如過兩層的PAD和VIA的位置基本重合，表明前幾個(gè)步驟做的很好，如果有偏差，則重復(fù)第三步。第六，將TOP。BMP轉(zhuǎn)化為TOP。PCB，注意要轉(zhuǎn)化到SILK層，就是黃色的那層，然后你在TOP層描線就是了，并且根據(jù)第二步的圖紙放置器件。畫完后將SILK層刪掉。 第七步，將BOT。BMP轉(zhuǎn)化為BOT。PCB，注意要轉(zhuǎn)化到SILK層，就是黃色的那層，然后你在BOT層描線就是了。畫完后將SILK層刪掉。第八步，在PROTEL中將TOP。PCB和BOT。PCB調(diào)入，合為一個(gè)圖就OK了。第九步，用激光打印機(jī)將TOP LAYER， BOTTOM LAYER分別打印到透明膠片上（1：1的比例），把膠片放到那塊PCB上，比較一下是否有誤，如果沒錯(cuò)，你就大功告成了。
上傳時(shí)間： 2013-11-24
上傳用戶：ynzfm
PCB 被動(dòng)組件的隱藏特性解析 傳統(tǒng)上，EMC一直被視為「黑色魔術(shù)（black magic）」。其實(shí)，EMC是可以藉由數(shù)學(xué)公式來理解的。不過，縱使有數(shù)學(xué)分析方法可以利用，但那些數(shù)學(xué)方程式對(duì)實(shí)際的EMC電路設(shè)計(jì)而言，仍然太過復(fù)雜了。幸運(yùn)的是，在大多數(shù)的實(shí)務(wù)工作中，工程師并不需要完全理解那些復(fù)雜的數(shù)學(xué)公式和存在于EMC規(guī)范中的學(xué)理依據(jù)，只要藉由簡(jiǎn)單的數(shù)學(xué)模型，就能夠明白要如何達(dá)到EMC的要求。本文藉由簡(jiǎn)單的數(shù)學(xué)公式和電磁理論，來說明在印刷電路板（PCB）上被動(dòng)組件（passivecomponent）的隱藏行為和特性，這些都是工程師想讓所設(shè)計(jì)的電子產(chǎn)品通過EMC標(biāo)準(zhǔn)時(shí)，事先所必須具備的基本知識(shí)。導(dǎo)線和PCB走線導(dǎo)線（wire）、走線（trace）、固定架……等看似不起眼的組件，卻經(jīng)常成為射頻能量的最佳發(fā)射器（亦即，EMI的來源）。每一種組件都具有電感，這包含硅芯片的焊線（bond wire）、以及電阻、電容、電感的接腳。每根導(dǎo)線或走線都包含有隱藏的寄生電容和電感。這些寄生性組件會(huì)影響導(dǎo)線的阻抗大小，而且對(duì)頻率很敏感。依據(jù)LC 的值（決定自共振頻率）和PCB走線的長(zhǎng)度，在某組件和PCB走線之間，可以產(chǎn)生自共振（self-resonance），因此，形成一根有效率的輻射天線。在低頻時(shí)，導(dǎo)線大致上只具有電阻的特性。但在高頻時(shí)，導(dǎo)線就具有電感的特性。因?yàn)樽兂筛哳l后，會(huì)造成阻抗大小的變化，進(jìn)而改變導(dǎo)線或PCB 走線與接地之間的EMC 設(shè)計(jì)，這時(shí)必需使用接地面（ground plane）和接地網(wǎng)格（ground grid）。導(dǎo)線和PCB 走線的最主要差別只在于，導(dǎo)線是圓形的，走線是長(zhǎng)方形的。導(dǎo)線或走線的阻抗包含電阻R和感抗XL = 2πfL，在高頻時(shí)，此阻抗定義為Z = R + j XL j2πfL，沒有容抗Xc = 1/2πfC存在。頻率高于100 kHz以上時(shí)，感抗大于電阻，此時(shí)導(dǎo)線或走線不再是低電阻的連接線，而是電感。一般而言，在音頻以上工作的導(dǎo)線或走線應(yīng)該視為電感，不能再看成電阻，而且可以是射頻天線。
標(biāo)簽： PCB 被動(dòng)組件
上傳時(shí)間： 2013-11-16
上傳用戶：極客
布線需要考慮的問題很多，但是最基本的的還是要做到周密，謹(jǐn)慎。寄生元件危害最大的情況印刷電路板布線產(chǎn)生的主要寄生元件包括：寄生電阻、寄生電容和寄生電感。例如：PCB 的寄生電阻由元件之間的走線形成；電路板上的走線、焊盤和平行走線會(huì)產(chǎn)生寄生電容；寄生電感的產(chǎn)生途徑包括環(huán)路電感、互感和過孔。當(dāng)將電路原理圖轉(zhuǎn)化為實(shí)際的PCB 時(shí)，所有這些寄生元件都可能對(duì)電路的有效性產(chǎn)生干擾。本文將對(duì)最棘手的電路板寄生元件類型— 寄生電容進(jìn)行量化，并提供一個(gè)可清楚看到寄生電容對(duì)電路性能影響的示例。
標(biāo)簽： pcb 布線 經(jīng)驗(yàn)
上傳時(shí)間： 2013-10-13
上傳用戶：563686540
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-10-29
上傳用戶：1234xhb
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
