ADS to MDK 轉(zhuǎn)換例程由西安畢博制作的MDK指導(dǎo)視頻，下載后打開(kāi)Realview mdk1.htm頁(yè)面即可播放，內(nèi)容包括：模擬仿真、開(kāi)發(fā)環(huán)境的建立、啟動(dòng)代碼概述等，是您盡快上手MDK的好工具
標(biāo)簽： ADS MDK to 轉(zhuǎn)換
上傳時(shí)間： 2013-12-21
上傳用戶：dalidala
微帶天線[加]I.J.鮑爾
上傳時(shí)間： 2013-11-17
上傳用戶：jhksyghr
《JAVA多線程設(shè)計(jì)模式》通過(guò)淺顯易懂的文字與實(shí)例來(lái)介紹JAVA線程相關(guān)的設(shè)計(jì)模式概念，并且通過(guò)實(shí)際的JAVA程序范例和UML圖示來(lái)一一解說(shuō)，書(shū)中有代碼的重要部分加上標(biāo)注使讀者更加容易解讀，再配合眾多的說(shuō)明圖解，無(wú)論對(duì)于初學(xué)者還是程序設(shè)計(jì)高手來(lái)說(shuō)，這都是一本學(xué)習(xí)和認(rèn)識(shí)設(shè)計(jì)模式非常難得的好書(shū)。
標(biāo)簽： java 多線程 設(shè)計(jì)模式
上傳時(shí)間： 2014-12-31
上傳用戶：1214209695
AVR_單片機(jī)_串口通信_(tái)串行通訊_詳細(xì)例程介紹
標(biāo)簽： AVR 單片機(jī) 串口通信 串行通訊
上傳時(shí)間： 2013-11-23
上傳用戶：xuanjie
這是STM8的一個(gè)觸摸例程，
標(biāo)簽： STM
上傳時(shí)間： 2013-12-26
上傳用戶：haohao
STC12C5A60S2_AD轉(zhuǎn)換例程 簡(jiǎn)單
上傳時(shí)間： 2013-11-07
上傳用戶：shfanqiwei
vhdl語(yǔ)言例程集錦
上傳時(shí)間： 2013-10-11
上傳用戶：rocketrevenge
1.1 問(wèn)題產(chǎn)生的環(huán)境1.1.1 軟件環(huán)境1. PC機(jī)的系統(tǒng)為Microsoft Window XP Professional版本2002 Service Pack 2；2. Quartus II V7.0軟件，并安裝了MegaCore IP V7.0；3. NiosII IDE 7.0軟件。1.1.2 硬件環(huán)境核心板的芯片是EP2C35F672C8N的MagicSOPC實(shí)驗(yàn)箱的硬件系統(tǒng)。硬件的工作環(huán)境是在普通的環(huán)境下。1.2 問(wèn)題的現(xiàn)象在使用MagicSOPC實(shí)驗(yàn)箱的光盤例程時(shí)，使用Quartus II編譯工程時(shí)出現(xiàn)編譯錯(cuò)誤，錯(cuò)誤提示信息如圖1.1、圖1.2所示。
上傳時(shí)間： 2013-11-23
上傳用戶：Alick
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
J-LIN仿真器操作步驟，J-LIN仿真器操作步驟。
上傳時(shí)間： 2013-10-31
上傳用戶：1966640071
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
