多數(shù)大小排列 可輸入多組數(shù)字 進(jìn)行大小排序 為初學(xué)者迴圈應(yīng)用的進(jìn)階題
標(biāo)簽： 排序
上傳時(shí)間： 2013-12-26
上傳用戶：13215175592
文字型：已經(jīng)有內(nèi)建文字圖形（通常只有英文字母大小寫(xiě)、阿拉伯?dāng)?shù)字、標(biāo)點(diǎn)符號(hào)），只要輸入對(duì)應(yīng)的字形碼（ASCII code），LCD便會(huì)將該字的圖形顯示於LCD，可參考課本第三篇第三章。 繪圖型：只能用繪圖的方式將資料顯示於LCD，所以必須先將要顯示文字的圖形依LCD所需的格式事先存起來(lái)，如一個(gè)16 15的中文字便需儲(chǔ)存30byte的資料，將此30byte的資料依序填入LCD即可顯示對(duì)應(yīng)文字圖形，可參考課本第四篇第二章。
上傳時(shí)間： 2013-12-16
上傳用戶：王者A
猜數(shù)字遊戲猜數(shù)字遊戲猜數(shù)字遊戲猜數(shù)字遊戲猜數(shù)字遊戲
標(biāo)簽：
上傳時(shí)間： 2017-05-12
上傳用戶：Pzj
Computer Networks 4th Ed 學(xué)習(xí)電腦網(wǎng)路的實(shí)用原文書(shū)
標(biāo)簽： Computer Networks 4th Ed
上傳時(shí)間： 2013-12-18
上傳用戶：磊子226
演算法是指利用電腦解決問(wèn)題所需要的具體方法和步驟。也就是說(shuō)給定初始狀態(tài)或輸入數(shù)據(jù)，經(jīng)過(guò)電腦程序的有限次運(yùn)算，能夠得出所要求或期望的終止?fàn)顟B(tài)或輸出數(shù)據(jù)。本書(shū)介紹電腦科學(xué)中重要的演算法及其分析與設(shè)計(jì)技術(shù)
標(biāo)簽： 算法
上傳時(shí)間： 2017-06-09
上傳用戶：wys0120
龍族全部地圖端口(地圖全開(kāi)的Mapserver),path的路徑請(qǐng)按照自己電腦上的路徑設(shè)置
上傳時(shí)間： 2017-08-02
上傳用戶：han_zh
電阻和電容器優(yōu)先係數(shù)電阻和電容器優(yōu)先係數(shù)電阻和電容器優(yōu)先係數(shù)
標(biāo)簽： 電阻
上傳時(shí)間： 2021-12-12
上傳用戶：
黑（白）線識(shí)別五路尋跡模塊（包括“T”字等路口尋跡程序+PID控制程序+使用說(shuō)明等）
上傳時(shí)間： 2022-07-28
上傳用戶：
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
諸如電信設(shè)備、存儲(chǔ)模塊、光學(xué)繫統(tǒng)、網(wǎng)絡(luò)設(shè)備、服務(wù)器和基站等許多復(fù)雜繫統(tǒng)都采用了 FPGA 和其他需要多個(gè)電壓軌的數(shù)字 IC，這些電壓軌必須以一個(gè)特定的順序進(jìn)行啟動(dòng)和停機(jī)操作，否則 IC 就會(huì)遭到損壞。
上傳時(shí)間： 2014-12-24
上傳用戶：packlj
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
