波多野结衣在线一区二区,蜜桃久久精品一区二区,免费福利视频一区

邏輯設(shè)(shè)計(jì)(jì)

2007年全國電子設(shè)計(jì)大賽論文（A~J題）

07電子設(shè)計(jì)大賽論文 2007年全國電子設(shè)計(jì)大賽論文（A~J題）

標(biāo)簽： 2007 全國電子設(shè)計(jì)大賽論文

上傳時(shí)間： 2013-05-26

上傳用戶：qoovoop
J-Link用戶手冊(中文)

J-Link用戶手冊(中文)，是學(xué)習(xí)ARM開發(fā)的好東知。

標(biāo)簽： J-Link 用戶手冊

上傳時(shí)間： 2013-04-24

上傳用戶：mingaili888
[一些機(jī)器人方面的PDF].Introduction.to.Robotics,.Mechanics.and.Control.JOHN.J.CRAIG

·[一些機(jī)器人方面的PDF].Introduction.to.Robotics,.Mechanics.and.Control.JOHN.J.CRAIG

標(biāo)簽： Introduction Mechanics Robotics Control

上傳時(shí)間： 2013-06-08

上傳用戶：uuuuuuu
J:\HY-SRF05超聲波模塊（全部資料）

J:\HY-SRF05超聲波模塊（全部資料）內(nèi)有51，pic測距程序，顯示程序1602,12864，等還有模塊原理圖等

標(biāo)簽： HY-SRF 05 超聲波模塊

上傳時(shí)間： 2013-07-03

上傳用戶：yzhl1988
開關(guān)電源基本原理介紹

開關(guān)電源基本原理與設(shè)計(jì)介紹，臺(tái)達(dá)的資料，很好的

標(biāo)簽： 開關(guān) 電源基本

上傳時(shí)間： 2013-04-24

上傳用戶：cursor
J-LINK驅(qū)動(dòng)程序arm v4.10b

J-LINK驅(qū)動(dòng)程序arm v4.10b，需要的下載用用吧。

標(biāo)簽： J-LINK 4.10 arm 驅(qū)動(dòng)程序

上傳時(shí)間： 2013-04-24

上傳用戶：chfanjiang
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)

_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計(jì)教學(xué)文件

標(biāo)簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006

上傳時(shí)間： 2013-08-20

上傳用戶：lchjng
微電腦型數(shù)學(xué)演算式隔離傳送器

特點(diǎn)：精確度0.1%滿刻度可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高

標(biāo)簽： 微電腦數(shù)學(xué)演算隔離傳送器

上傳時(shí)間： 2014-12-23

上傳用戶：ydd3625
pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)

PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時(shí)間： 2013-10-22

上傳用戶：pei5
pcb layout規(guī)則

LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU

標(biāo)簽： layout pcb

上傳時(shí)間： 2013-12-20

上傳用戶：康郎