單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統(tǒng)設(shè)計的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機是我國目前應(yīng)用最廣的單片機之一。 隨著可編程邏輯器件設(shè)計技術(shù)的發(fā)展，每個邏輯器件中門電路的數(shù)量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動。隨著FPGA的規(guī)模越來越大，設(shè)計越來越復(fù)雜，使用IP核是一個發(fā)展趨勢。 本課題結(jié)合FPGA與8051單片機的優(yōu)點，主要針對以下三個方面研究： (1)FPGA開發(fā)平臺的硬件實現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲器，搭建FPGA的硬件開發(fā)平臺。 (2)用VHDL語言實現(xiàn)8051IP核分析研究8051系列單片機內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲器模塊、定時/計數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計的8051IP核，實現(xiàn)了對一個4×4鍵盤的監(jiān)測掃描、鍵盤確認(rèn)、按鍵識別等應(yīng)用。
上傳時間： 2013-06-21
上傳用戶：stampede
目前，數(shù)字信號處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域，信號處理算法理論己趨于成熟，但其具體硬件實現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點，大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應(yīng)用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點，把FPGA作為整個數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理，對FPGA進(jìn)行選型，設(shè)計了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個控制系統(tǒng)分為三個部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊。 多通道采樣控制模塊的設(shè)計。利用4片AD7506和一片AD7862對64路模擬量進(jìn)行周期采樣，分別設(shè)計了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計。FFT算法在數(shù)字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現(xiàn)結(jié)構(gòu)，提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想，給出了總體實現(xiàn)框圖。分別設(shè)計了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運算單元，存儲器，控制器，并分別進(jìn)行了仿真。重點設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機控制器成功地對各個模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲控制模塊的設(shè)計。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進(jìn)行存儲，設(shè)計了FPGA與閃存的硬件連接，設(shè)計了存儲控制模塊。 本文對FFT算法的硬件實現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點，把整個系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊進(jìn)行設(shè)計和仿真。設(shè)計采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對實時信號的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時間： 2013-04-24
上傳用戶：362279997
H.264/AVC是由國際電信聯(lián)合會的視頻專家組和國際標(biāo)準(zhǔn)化組織的運動圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標(biāo)準(zhǔn)。新標(biāo)準(zhǔn)采用了一些先進(jìn)算法，因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性，滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/AVC采用的先進(jìn)算法包括多模式幀間預(yù)測、1/4像素精度預(yù)測、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運算，量化可以通過查表和乘法操作就可以完成，避免了反變換的時候失配問題，沒有精度損失；去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應(yīng)，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實現(xiàn)兩方面著手，在算法研究方面設(shè)計了一個可視化測試軟件，在硬件實現(xiàn)方面主要對整數(shù)變換、量化和去方塊濾波做了研究和實現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實現(xiàn)，F(xiàn)PGA可重復(fù)使用，設(shè)計修改靈活，片內(nèi)資源豐富，具備DSP模塊等優(yōu)勢。在本論文的目標(biāo)實現(xiàn)部分模塊FPGA的硬件設(shè)計，用Verilog完成了關(guān)鍵部分的設(shè)計。首先簡要介紹了視頻壓縮基本原理，常用視頻壓縮標(biāo)準(zhǔn)及其特性以及國內(nèi)外的研究動態(tài)，并對H.264標(biāo)準(zhǔn)基本檔次所涉及的核心技術(shù)進(jìn)行了詳細(xì)介紹，兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上，設(shè)計了基于H.264編解碼的可視化軟件平臺。然后詳細(xì)介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計和實現(xiàn)，并在Altera的軟件和開發(fā)板上進(jìn)行了仿真驗證；對去方塊濾波算法做了軟件研究測試，并給出了一種改進(jìn)的硬件整體結(jié)構(gòu)設(shè)計。最后，對全文工作進(jìn)行了總結(jié)和對未來研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關(guān)文獻(xiàn)，熟悉H.264.標(biāo)準(zhǔn)及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設(shè)計。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計。
上傳時間： 2013-04-24
上傳用戶：lanjisu111
在國家重大科學(xué)工程HIRFL-CSR的CSR控制系統(tǒng)中，需要高速數(shù)據(jù)獲取和處理系統(tǒng)。該系統(tǒng)通常采用存儲器作為數(shù)據(jù)緩沖存儲。同步動態(tài)隨機存儲器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強等優(yōu)勢成為最佳選擇。但是SDRAM卻具有復(fù)雜的時序，為了降低成本，所以采用目前很為流行的EDA技術(shù)，選擇可編程邏輯器件中廣泛使用的現(xiàn)場可編程門陣列FPGA，使用硬件描述語言VHDL，遵循先進(jìn)的自頂向下的設(shè)計思想實現(xiàn)對SDRAM控制器的設(shè)計。 論文引言部分簡單介紹了CSR控制系統(tǒng)，指出論文的課題來源與實際意義。第二章首先介紹了存儲器的概況與性能指標(biāo)，其次較為詳細(xì)介紹了動態(tài)存儲器DRAM的基本時序，最后對同步動態(tài)隨機存儲器SDRAM進(jìn)行詳盡論述，包括性能、特點、結(jié)構(gòu)以及最為重要的一些操作和時序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設(shè)計，重點介紹了具體芯片與FPGA設(shè)計技術(shù)。第五章為該SDRAM控制器在CsR控制系統(tǒng)中的一個經(jīng)典應(yīng)用，即同步事例處理器。最后對FPGA技術(shù)進(jìn)行總結(jié)與展望。 本論文完整論述了控制器的設(shè)計原理和具體實現(xiàn)。從測試的結(jié)果來看，本控制器無論從結(jié)構(gòu)上，還是軟硬件上設(shè)計均滿足了工程實際要求。
標(biāo)簽： SDRAM FPGA 制器設(shè)計
上傳時間： 2013-07-19
上傳用戶：dct灬fdc
數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分，同時也是軟件無線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺上設(shè)計SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計方案及實現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時序數(shù)字邏輯設(shè)計上，充分利用FPGA中豐富的時序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計數(shù)器等，能夠方便的完成對系統(tǒng)輸入輸出時鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時序延時進(jìn)行修正。 在存儲器設(shè)計上，采用FPGA片內(nèi)存儲器。可根據(jù)系統(tǒng)需要隨時進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實現(xiàn)了對這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過程控制上，通過VB程序編寫了應(yīng)用于PC端的上層控制軟件。并通過并行接口實現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統(tǒng)工作過程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準(zhǔn)確的驗證了在系統(tǒng)整個傳輸過程中數(shù)據(jù)的正確性和時序性，并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設(shè)計進(jìn)行了詳細(xì)分析，并對每個模塊都給出了精確的仿真結(jié)果。同時，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計、并行接口設(shè)計、PCI接口設(shè)計、PC端控制軟件設(shè)計以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計圖、實物圖及注釋詳細(xì)的相關(guān)源程序清單。
標(biāo)簽： FPGA 控制 高速數(shù)據(jù)
上傳時間： 2013-07-09
上傳用戶：sdfsdfs
隨著科學(xué)技術(shù)的發(fā)展，指紋識別技術(shù)被廣泛應(yīng)用到各種不同的領(lǐng)域。對于一般的指紋識別系統(tǒng)，其設(shè)計要求具有很高的實時性和易用性，因此識別算法應(yīng)該具有較低的復(fù)雜度，較快的運算速度，從而滿足實時性的要求。所以有必要根據(jù)不同的識別算法采用不同的實現(xiàn)平臺，使得指紋識別系統(tǒng)具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計領(lǐng)域中最熱門的概念。NiosⅡ是Altera．公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內(nèi)部，與用戶自定義邏輯組建成一個基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應(yīng)用情況的基礎(chǔ)上，以網(wǎng)絡(luò)技術(shù)、數(shù)據(jù)庫技術(shù)、指紋識別技術(shù)和嵌入式系統(tǒng)技術(shù)為理論基礎(chǔ)，提出了一種有效可行的系統(tǒng)架構(gòu)方案。對指紋識別技術(shù)中各個環(huán)節(jié)的算法和原理進(jìn)行了深入研究，合理的改進(jìn)了部分指紋識別算法；同時為了提高系統(tǒng)的實時性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個方面： 1、對指紋圖像預(yù)處理、特征提取和特征匹配算法原理進(jìn)行闡述，同時改進(jìn)了指紋圖像的細(xì)化算法，提高了算法的性能，并設(shè)計了一套實用的指紋特征數(shù)據(jù)結(jié)構(gòu)； 2、針對指紋圖像預(yù)處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向濾波，采用基于FPGA的硬件電路的方式實現(xiàn)。實驗結(jié)果表明，在保證系統(tǒng)誤識率較低、可靠性高的基礎(chǔ)上，大大提高了系統(tǒng)的執(zhí)行速度； 3、改變了傳統(tǒng)的單枚指紋識別方法，提出采用多枚指紋唯一標(biāo)識身份，大大降低了識別系統(tǒng)的誤識率； 4、改進(jìn)了傳統(tǒng)的基于三角形匹配中獲取基準(zhǔn)點的方法，同時結(jié)合可變界限盒思想進(jìn)行指紋特征匹配。 5、結(jié)合COM+技術(shù)、數(shù)據(jù)庫技術(shù)和網(wǎng)絡(luò)技術(shù)，開發(fā)了后臺指紋特征匹配服務(wù)系統(tǒng)，實現(xiàn)了嵌入式指紋識別系統(tǒng)同數(shù)據(jù)庫的實時信息交換。 實驗結(jié)果表明，本文所提出的系統(tǒng)構(gòu)架方案有效可行，基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、擴(kuò)展性等方面具有獨特的優(yōu)勢，擁有廣闊的發(fā)展前景。
上傳時間： 2013-08-04
上傳用戶：laozhanshi111
為了讓公司新進(jìn)人員及經(jīng)銷商伙伴們對交換式電源供應(yīng)器有基本的了解，明緯特別出版了 這本『交換式電源供應(yīng)器技術(shù)手冊』。這是我們編輯小組以明緯 22 年來從事設(shè)計、生產(chǎn)、 銷售交換式電源供應(yīng)器的經(jīng)驗為基礎(chǔ)，結(jié)合教科書及安規(guī)文件而編輯出之成果。 此手冊包含電源供應(yīng)器簡介、規(guī)格解釋、安規(guī)、EMC 及 CE 簡介、信賴度、電源供應(yīng)器使 用注意事項、常見技術(shù)問題 Q&A、及簡易故障排除等主題。內(nèi)容著重于事實的描述而非理 論的推導(dǎo)，非常適合無電源供應(yīng)器技術(shù)背景的從業(yè)人員研讀，讀者必可在短時間內(nèi)對交換 式電源供應(yīng)器及相關(guān)規(guī)格、應(yīng)用、安規(guī)有概略性的認(rèn)識。 本手冊緣起于 1996 年 2 月發(fā)行之『交換式電源供應(yīng)器使用手冊』，歷經(jīng)多次修訂再版。而 本版主要加強了圖、表的輔助說明，讓非技術(shù)背景的讀者更容易接納此手冊的內(nèi)容。另外 針對安規(guī)及 EMC 的部分也參考最新規(guī)范予以修訂，整理出更完整的內(nèi)容以利讀者的了解。 最后感謝編輯小組各成員不吝分享自己在技術(shù)、研發(fā)、工程、品保、維修、安規(guī)及 EMC 等 領(lǐng)域的經(jīng)驗，然編輯小組組員均系工程背景人員，在文章撰寫上均并非專業(yè)，期望讀者多 予包涵并能不吝指教提供您寶貴的意見，讓本手冊下一版的內(nèi)容更加完整、更有價值。 明緯企業(yè)股份有限公
標(biāo)簽： 明緯 開關(guān)電源 技術(shù)資料
上傳時間： 2013-07-11
上傳用戶：kksuyiwen
JPEG 2000是為適應(yīng)不斷發(fā)展的圖像壓縮應(yīng)用而出現(xiàn)的新的靜止圖像壓縮標(biāo)準(zhǔn)，小波變換是JEPG 2000核心算法之一。小波變換是一種可達(dá)到時(空)域或頻率域局部化的時頻域或空頻域分析方法，其多尺度分解特性符合人類的視覺機制，更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法，提升小波變換的提出大大簡化了小波變換的計算，使其在實時信號處理領(lǐng)域得到廣泛的應(yīng)用。通過提升的方法很容易構(gòu)造一般的整數(shù)小波變換，由于圖像一般用位數(shù)較低的整數(shù)表示，整數(shù)小波變換可以將為整數(shù)序列的圖像矩陣映射成整數(shù)小波系數(shù)矩陣，這就大大簡化了小波變換的硬件電路設(shè)計。在當(dāng)今數(shù)字化和信息化時代背景下，研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領(lǐng)域的應(yīng)用已經(jīng)成為當(dāng)今研究的熱點。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根據(jù)JPEG 2000推薦無損提升小波算法和有損提升小波算法，設(shè)計圖像壓縮系統(tǒng)的小波變換模塊。主要工作如下： 第一部分介紹了傳統(tǒng)小波分析理論和提升小波分析理論。包括連續(xù)小波時頻局域性的特征，離散小波變換系數(shù)的意義，多分辨分析引出的構(gòu)造小波基的系統(tǒng)方法和計算離散小波的快速算法等。重點放在介紹正交小波和雙正交小波的構(gòu)造方法，并介紹了數(shù)字圖像在小波域的特點。討論了提升小波變換的基本思想，討論了用提升方法構(gòu)造小波基以及傳統(tǒng)小波變換的提升實現(xiàn)，討論了整數(shù)小波變換。 第二部分介紹了FPGA結(jié)構(gòu)及其設(shè)計流程。介紹了FPGA/CPLD器件的特征、發(fā)展趨勢及FPGA/CPLD基本結(jié)構(gòu)，然后重點介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結(jié)構(gòu)特點，以及Xilinx的FPGA開發(fā)軟件ISE，最后介紹了硬件描述語言VHDL語言的特點。 最后一部分是本論文研究的主要內(nèi)容，即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設(shè)計和二維變換模塊設(shè)計。一維提升小波變換模塊采用兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計-低速低功耗的串行流水線結(jié)構(gòu)和高速高功耗的并行陣列結(jié)構(gòu)。同樣，二維小波變換模塊也采用了兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計-低速低功耗的折疊結(jié)構(gòu)和高速高功耗的串行結(jié)構(gòu)。 文章對提升小波變換的FPGA實現(xiàn)中的大量細(xì)節(jié)問題進(jìn)行了討論，給出了每種結(jié)構(gòu)提升小波變換模塊的電路原理圖，并對原理圖進(jìn)行了仿真測試，仿真測試結(jié)果不僅表明了模塊功能的正確性，而且表明不同小波模塊可以滿足相應(yīng)領(lǐng)域的實際要求。
上傳時間： 2013-06-08
上傳用戶：dwzjt
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統(tǒng)應(yīng)包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實現(xiàn)一個DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識如結(jié)構(gòu)特點、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點介紹DDS技術(shù)在FPGA中的實現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價比，電路結(jié)構(gòu)簡單等特點；接著對輸出信號頻譜進(jìn)行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實物照片和測試結(jié)果，并對此作了一定的分析。
上傳時間： 2013-07-05
上傳用戶：suxuan110425
隨著國民經(jīng)濟(jì)的發(fā)展和社會的進(jìn)步，人們越來越需要便捷的交通工具，從而促進(jìn)了汽車工業(yè)的發(fā)展，同時汽車發(fā)動機檢測維修等相關(guān)行業(yè)也發(fā)展起來。在汽車發(fā)動機檢測維修中，發(fā)動機電腦(Electronic Control．Unit-ECU)檢測維修是其中最關(guān)鍵的部分。發(fā)動機電腦根據(jù)發(fā)動機的曲軸或凸輪軸傳感器信號控制發(fā)動機的噴油、點火和排氣。所以，維修發(fā)動機電腦時，必須對其施加正確的信號。目前，許多發(fā)動機的曲軸和凸輪軸傳感器信號已不再是正弦波和方波等傳統(tǒng)信號，而是多種復(fù)雜波形信號。為了能夠提供這種信號，本文研究并設(shè)計了一種能夠產(chǎn)生復(fù)雜波形的低成本任意波形發(fā)生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發(fā)生器依據(jù)直接數(shù)字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行設(shè)計現(xiàn)場可編程門陣列(FPGA)的方案實現(xiàn)頻率合成，擴(kuò)展數(shù)據(jù)存儲器存儲波形的量化幅值(波形數(shù)據(jù))，在微控制單元(MCU)的控制與協(xié)調(diào)下輸出頻率和相位均可調(diào)的信號。 任意波形發(fā)生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統(tǒng)和電源模塊五部分組成。在設(shè)計中采用FPGA芯片EPF10K10QC208-4實現(xiàn)DDFS的硬件算法。波形調(diào)整及濾波由兩級放大電路來完成：第一級對D/A輸出信號進(jìn)行調(diào)整；第二級完成信號濾波及信號幅值和偏移量的調(diào)節(jié)。電源模塊利用三端集成穩(wěn)壓器進(jìn)行電壓值變換，利用極性轉(zhuǎn)換芯片ICL7660實現(xiàn)正負(fù)極性轉(zhuǎn)換。 該任意波形發(fā)生器與通用模擬信號源相比具有：輸出頻率誤差小，分辨率高，可產(chǎn)生任意波形，成本低，體積小，使用方便，工作穩(wěn)定等優(yōu)點，十分適合汽車維修行業(yè)使用，具有較好的市場前景。
標(biāo)簽： FPGA 任意波形發(fā)生器
上傳時間： 2013-05-28
上傳用戶：cylnpy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<dfn id="semqc"></dfn>