欧美一区二区视频免费观看,欧产日产国产精品视频,亚洲成人999

配置協(xié)議

基于單片機(jī)的現(xiàn)場可編程門陣列的配置

本文介紹了基于SRAM 查找表的現(xiàn)場可重配置FPGA 的結(jié)構(gòu)和原理，及其配置方法，通過對多種配置方法的比較，提出了由單片機(jī)和EPROM 存儲器組成的串行配置方式。這種方式結(jié)構(gòu)簡單，設(shè)計保密性好，易于升級，降低設(shè)計成本。在大規(guī)模可編程邏輯器件出現(xiàn)以前，把器件焊接在電路板上是設(shè)計數(shù)字系統(tǒng)的最后一步。當(dāng)設(shè)計存在問題并解決后，設(shè)計者往往不得不重新設(shè)計印制電路板。設(shè)計周期長，設(shè)計效率低。CPLD 、FPGA 出現(xiàn)后，利用其在系統(tǒng)可編程或可重配置功能，設(shè)計者可以在進(jìn)行邏輯設(shè)計而未進(jìn)行電路設(shè)計時就把CPLD、FPGA 焊接在電路板上，然后在設(shè)計調(diào)試時可一次次隨心所欲的改變電路的硬件邏輯關(guān)系，而不用改變電路板的結(jié)構(gòu)。

標(biāo)簽： 單片機(jī) 現(xiàn)場可編程門陣列

上傳時間： 2013-10-29

上傳用戶：born2007
用單片機(jī)配置FPGA—PLD設(shè)計技巧

用單片機(jī)配置FPGA—PLD設(shè)計技巧 Configuration/Program Method for Altera Device Configure the FLEX Device You can use any Micro-Controller to configure the FLEX device–the main idea is clocking in ONE BITof configuration data per CLOCK–start from the BIT 0􀂄The total Configuration time–e.g. 10K10 need 15K byte configuration file•calculation equation–10K10* 1.5= 15Kbyte–configuration time for the file itself•15*1024*8*clock = 122,880Clock•assume the CLOCK is 4MHz•122,880*1/4Mhz=30.72msec

標(biāo)簽： FPGA PLD 用單片機(jī) 設(shè)計技巧

上傳時間： 2013-10-09

上傳用戶：a67818601
簡化FPGA配置設(shè)計過程

本文著重介紹了 Xilinx Platform Flash PROM 如何幫助系統(tǒng)和電路板設(shè)計人員簡化 FPGA 配置設(shè)計。用于配置 FPGA 的可選解決方案有很多，但它們通常都需要大量的前期設(shè)計工作和時間。Platform Flash 是為配置 Xilinx FPGA 專門設(shè)計的一款包括硬件和軟件支持在內(nèi)的整體解決方案。

標(biāo)簽： FPGA 過程

上傳時間： 2013-11-03

上傳用戶：zhangchu0807
Altera可重配置PLL使用手冊0414-3

Altera可重配置PLL使用手冊0414-3。

標(biāo)簽： Altera 0414 PLL 可重配置

上傳時間： 2013-11-08

上傳用戶：秦莞爾w
WP374 Xilinx FPGA的部分重配置

WP374 Xilinx FPGA的部分重配置

標(biāo)簽： Xilinx FPGA 374 WP

上傳時間： 2013-11-11

上傳用戶：zhaoke2005
WP253 - 簡化FPGA配置設(shè)計過程

本文著重介紹了 Xilinx Platform Flash PROM 如何幫助系統(tǒng)和電路板設(shè)計人員簡化 FPGA 配置設(shè)計。用于配置 FPGA 的可選解決方案有很多，但它們通常都需要大量的前期設(shè)計工作和時間。Platform Flash 是為配置 Xilinx FPGA 專門設(shè)計的一款包括硬件和軟件支持在內(nèi)的整體解決方案。

標(biāo)簽： FPGA 253 WP 過程

上傳時間： 2013-11-04

上傳用戶：ifree2016
Spartan-3 FPGA 的 3.3V 配置應(yīng)用指南

摘要:本應(yīng)用指南提供了一種方法可從3.3V接口對Spartan™-3和Spartan-3L FPGA進(jìn)行配置。它針對每種配置模式都提供了一組經(jīng)驗證的連接框圖。這些框圖是完整且可直接使用的解決方案。

標(biāo)簽： Spartan FPGA 3.3 應(yīng)用指南

上傳時間： 2013-11-17

上傳用戶：AISINI005
可重配置PLL使用手冊

本文檔主要是以Altera公司的Stratix II系列的FPGA器件為例，介紹了其內(nèi)嵌的增強(qiáng)型可重配置PLL在不同的輸入時鐘頻率之間的動態(tài)適應(yīng)，其目的是通過提供PLL的重配置功能，使得不需要對FPGA進(jìn)行重新編程就可以通過軟件手段完成PLL的重新配置，以重新鎖定和正常工作。

標(biāo)簽： PLL 可重配置使用手冊

上傳時間： 2013-11-30

上傳用戶：liuqy
思科交換機(jī)配置命令全集

思科交換機(jī)配置命令大全

標(biāo)簽： 思科交換機(jī) 配置命令

上傳時間： 2014-12-29

上傳用戶：gaojiao1999
華為交換機(jī)配置命令文檔

華為交換機(jī)配置命令大全

標(biāo)簽： 華為交換機(jī) 配置命令文檔

上傳時間： 2013-10-26

上傳用戶：181992417